Fujitsu FR81S User Manual

CHAPTER 40: MULTI-FUNCTION SERIAL INTERFACE 

 

 

4. Registers 

 

FUJITSU SEMICONDUCTOR LIMITED 

CHAPTER : MULTI-FUNCTION SERIAL INTERFACE 

FUJITSU SEMICONDUCTOR CONFIDENTIAL 

114 

[bit0] FRET: Framing error pseudo trouble setting bit 

This bit controls the occurrence of the LIN framing error. 

In the assist mode, if this bit is set to "1" (errors occur) before the stop bit of each field (Sync Field, ID field, 

data field, and checksum field), the stop bit will be outputted inverted. When the inverted stop bit is 

received, the framing error will occur, and then the flag bit (LAMESR:FRE) is set to "1". 

Until the setting of this bit is released (="0"), the pseudo trouble function is effective and generates the error.

 

FRET 

Framing error pseudo trouble setting 

0 

Non occurrence of error 

1 

Occurrence of error 

 

⋅

  Function of this register is effective only in the LIN assist mode (LAMCR:LAMEN="1"). 

⋅

  After a pseudo trouble of the framing error and the LIN ID parity error is set, when the automatic header 

transmission is done, a framing error is detected in the Sync Field, and then the automatic transmission 

stops. As a result, the LIN ID parity error is not detected.   

⋅

  After a pseudo trouble of the framing error and the LIN checksum error is set, when the response 

transmission is processed, the framing error is detected in the data field, and then the automatic 

transmission of checksum stops. As a result, the LIN checksum error is not detected. 

 

 

MN705-00010-1v0-E

1427