Fujitsu FR81S User Manual

CHAPTER 46: WORKFLASH MEMORY 

 

 

5. Operation 

 

FUJITSU SEMICONDUCTOR LIMITED 

CHAPTER : WORKFLASH MEMORY 

FUJITSU SEMICONDUCTOR CONFIDENTIAL 

40 

Notes on using the flash memory are shown below. 

⋅

  If this device is reset during a write, the data that was written cannot be guaranteed. 

⋅

  If CPU programming mode is set (FWE=1) using the FWE bit of the WorkFlash control register 

(DFCTLR), do not perform the program in flash memory. The program runs out of control without 

fetching the correct values. 

⋅

  If CPU programming mode is set (FWE=1) using the FWE bit of the WorkFlash control register 

(DFCTLR) and the interrupt vector table is in flash memory, do not generate interrupt requests. The 

program runs out of control without fetching the correct values. 

⋅

  Because this model has the ECC bit added, data always needs to be written as 32-bit by two 16-bit writes. 

See "5.2 Writing Flash Memory" for procedure.   

⋅

  Concurrent commands (parallel) to multiple macros must not be issued. After checking the completion of 

command by the hardware sequence flag or DFRDY bit, command for the next macro must be input. 

⋅

  If authentication by password of on-chip debugger (OCD) completes, you can read the content of flash 

memory from external by using OCD even if security is ON. When you want to stop reading by an 

outsider, password for on-chip debugger (OCD) activation approval must be configured. 

⋅

  Changing to the state of the standby is a prohibition during FLASH program/erase. 

⋅

  Because of the build-in ECC in this flash memory, the data superscription to the address where some 

values have already been written cannot be done. 

 

 

MN705-00010-1v0-E

2011