Fujitsu FR81S User Manual

CHAPTER 19: BASE TIMER 

 

 

5. Operation 

 

FUJITSU SEMICONDUCTOR LIMITED 

 : BASE TIMER 

FUJITSU SEMICONDUCTOR CONFIDENTIAL 

75 

Figure 5-19 Write Timing 

 



   Interrupt Generation Timing 

The 16-bit PPG timer can generate an interrupt request in one of the following events: 

⋅

 

An activation trigger is detected. 

⋅

 

An underflow occurs based on the value of H width setting reload register (BTxPRLH). 

 

An example of interrupt request generation timing using the following settings is shown below. 

⋅

 

Value of L width setting reload register (BTxPRLL) = 0001

H

 

⋅

 

Value of H width setting reload register (BTxPRLH) = 0001

H

 

 

Figure 5-20 Interrupt Request Generation Timing Chart 

 

L

0

L

1

L

2

L

3

H

0

H

1

H

2

H

3

xxxx

H

0

H

1

H

2

xxxx

L

0

0000

L

1

0000

L

2

0000

H

0

0000

L

0

H

0

L

1

H

1

L

2

H

2

H

1

0000

H

2

0000

Activation t rigger
Trigger inter rupt

request
Underflow

interrupt request

BTxPRLL

BTxPRLH

Buffer for

BTxPRLH
BTxTMR

PPG output

waveform

BTxPRLL : Base timer x L width setting reload (BTxPRLL)

~

~

~

Rising edge detection

The "L" width and "H" width of the n ext cycle are set to the register

~

~

~

BTxPRLH : Base timer x H width setting reload (BTxPRLH)

BTxTMR : Base timer x timer register (BTxTMR)

The "L" width and "H" width of the next cycle are set to the register 

XXXX

H

0001

H

0000

H

0000

H

0001

H

0000

H

0001

H

Activation trigger

Load

Count clock

Countervalue

PPG outputwaveform

Interrupt request

Activation edge

trigger interrupt

request (TGIR bit)

Underflow interrupt

request (UDIR bit)

2T to 3T (external trigger)

MN705-00010-1v0-E

708