Manualsbrain.com
  1. Manuals
  2. Brands
  3. Fujitsu
  4. FR81S
  5. User Manual

Fujitsu FR81S User Manual

Download
Page of 2342
CHAPTER 20: RELOAD TIMER 
 
 
4. Registers 
 
FUJITSU SEMICONDUCTOR LIMITED 
CHAPTER : RELOAD TIMER 
FUJITSU SEMICONDUCTOR CONFIDENTIAL 
8 
4.1.  Control Status Register : TMCSR (TiMer Control and 
Status Register) 
The bit configuration of the control status register is shown below. 
These registers control the operating mode and interrupt. 
It is not possible to rewrite any data other than bit7 and bit3 to bit0 when bit1:CNTE=1. 
It is possible to rewrite bit15-bit8 and bit6-bit4 and write counter operation enabling by writing CNTE=1 
simultaneously. It is also possible to rewrite bit15-bit8, bit6-bit4 and write operation disabling by writing 
CNTE=0 simultaneously. 
 TMCSR : Address Base_addr + 06
H 
(Access : Byte, Half-word, Word) 
 
bit15 
bit14 
bit13 
bit12 
bit11 
bit10 
bit9 
bit8 
 
 
MOD[1:0] 
TRGM[1:0] 
CSL[2:0] 
GATE 
Initial value 
0 
0 
0 
0 
0 
0 
0 
0 
Attribute
 
R,W 
R,W 
R,W 
R,W 
R,W 
R,W 
R,W 
R,W 
 
 
bit7 
bit6 
bit5 
bit4 
bit3 
bit2 
bit1 
bit0 
 
 
EF 
Reserved 
OUTL 
RELD 
INTE 
UF 
CNTE 
TRG 
Initial value 
0 
0 
0 
0 
0 
0 
0 
0 
Attribute
  R(RM1),W 
R,W 
R,W 
R,W 
R/W 
R(RM1),W 
R/W 
R0,W 
 
[bit15, bit14] MOD [1:0] (MODe) : Mode selection bits 
MOD[1:0] 
Operation mode 
00 
Single mode (initial value) 
01 
Dual mode 
10 
Compare mode 
11 
Capture mode 
 
[bit13, bit12] TRGM[1:0] (TRiGger input Mode select) : TIN Input mode selection bits 
These bits control input pin functions. The functions of the interval timer mode differ from those of the 
event counter mode. 
[Interval timer mode, trigger input (bit8:GATE bit=0)] 
Select an effective external edge which can be a reload trigger through TIN input in the following manner: 
TRGM[1:0] 
TIN effective external edge 
00 
No external trigger detection (initial value) 
01 
Rising edge 
10 
Falling edge 
11 
Both edges 
 
 
MB91520 Series
MN705-00010-1v0-E
735