Texas Instruments TMS320DM357 User Manual

Page of 144
4.74 Transmit and Receive FIFO Register for Endpoint 1 (FIFO1)
4.75 Transmit and Receive FIFO Register for Endpoint 2 (FIFO2)
www.ti.com
Registers
The Transmit and Receive FIFO Register for Endpoint 1 (FIFO1) is shown in
and described in
.
Figure 89. Transmit and Receive FIFO Register for Endpoint 1 (FIFO1)
31
0
DATA
R/W-0
LEGEND: R/W = Read/Write; -= value after reset
Table 90. Transmit and Receive FIFO Register for Endpoint 1 (FIFO1) Field Descriptions
Bit
Field
Value
Description
31-0
DATA
0-FFFF FFFF
Writing to these addresses loads data into the Transmit FIFO for the corresponding endpoint.
Reading from these addresses unloads data from the Receive FIFO for the corresponding
endpoint.
The Transmit and Receive FIFO Register for Endpoint 2 (FIFO2) is shown in
and described in
.
Figure 90. Transmit and Receive FIFO Register for Endpoint 2 (FIFO2)
31
0
DATA
R/W-0
LEGEND: R/W = Read/Write; -= value after reset
Table 91. Transmit and Receive FIFO Register for Endpoint 2 (FIFO2) Field Descriptions
Bit
Field
Value
Description
31-0
DATA
0-FFFF FFFFh
Writing to these addresses loads data into the Transmit FIFO for the corresponding endpoint.
Reading from these addresses unloads data from the Receive FIFO for the corresponding
endpoint.
SPRUGH3 – November 2008
Universal Serial Bus (USB) Controller
135