Intel P4500 CP80617004803AA Data Sheet

Datasheet

73

SB_MA[15:0]

Memory Address: These signals are used to 
provide the multiplexed row and column 
address to the SDRAM.

O

DDR3

SB_CK[1:0]

SDRAM Differential Clock: Channel B 
SDRAM Differential clock signal pair. The 
crossing of the positive edge of SB_CK and 
the negative edge of its complement 
SB_CK# are used to sample the command 
and control signals on the SDRAM.

O

DDR3

SB_CK#[1:0]

SDRAM Inverted Differential Clock: 
Channel B SDRAM Differential clock signal-
pair complement.

O

DDR3

SB_CKE[1:0]

Clock Enable: (1 per rank) Used to:

- Initialize the SDRAMs during power-up.

- Power-down SDRAM ranks.

- Place all SDRAM ranks into and out of self-
refresh during STR.

O

DDR3

SB_CS#[1:0]

Chip Select: (1 per rank) Used to select 
particular SDRAM components during the 
active state. There is one Chip Select for 
each SDRAM rank.

O

DDR3

SB_ODT[1:0]

On Die Termination: Active Termination 
Control.

O

DDR3

SM_RCOMP[2:0]

System Memory Impedance 
Compensation:.

I

A

SA_DIMM_VREFDQ

SB_DIMM_VREFDQ

Memory Channel A/B DIMM Voltage.

O

A