Intel P4500 CP80617004803AA Data Sheet

Datasheet

99

NOTES:
1.

These are pre-silicon estimates and are subject to change.

2.

Minimum values assume Graphics Render C-state (RC6) is enabled.

3.

V

AXG

 is a VID-Based rail driven by an Intel MVP6.5 compliant voltage regulator.

4.

This specification assumes Intel Turbo Boost Technology with Intelligent Power Sharing is enabled.

GFX_VID

 

VID Range for V

AXG

 

SV

ULV

0

0

1.4

1.35

V

2,3,4

V

AXG

Graphics core voltage

See 

Figure 7-15

TOL

AXG

V

AXG

 Tolerance

See 

Figure 7-15

Non-VR LL 
contribution

Non-VR Load Line Contribution for 
V

AXG

rPGA

BGA

4

4.25

m

LL

AXG

V

AXG

 Loadline

-7

m

I

CCMAX_VAXG

Max Current for Integrated 
Graphics Rail

SV

ULV

-

22

12

A

4

I

CCTDC_VAXG

Thermal Design Current

(TDC) for Integrated Graphics Rail

SV

ULV

-

12

6

A

4

I

CCMAX_VAXG

 

V

AXG 

[V]

V

AXG_NOM

 = GFX_VID

V

AXG

Total tolerance window (GFX_DPRSLPVR de-asserted) 

DC (set point +LL tolerance)+ AC (ripple)

for Standard and Enhanced Performance Frequency Modes

V

AXG_MAX

= 

V

AXG_NOM

+2.2%*GFX_VID

I

AXG

 [A]

0

Slope = LL

AXG

at package VAXG_SENSE, and VSSAXG_SENSE pins

Differential Remote Sense required.

+ / - V I D * 2 . 2 %

V

AXG_MIN

=

V

AXG_NOM

-LL

AXG

*I

CCMAX_VAXG

-2.2%*GFX_VID