Microchip Technology MCU PIC PIC18F87K22-I/PTRSL TQFP-80 MCP PIC18F87K22-I/PTRSL Data Sheet

DS39960D-page 206

 2009-2011 Microchip Technology Inc.

14.8.4

TIMER1 GATE SINGLE PULSE 
MODE

When Timer1 Gate Single Pulse mode is enabled, it is
possible to capture a single pulse gate event. Timer1
Gate Single Pulse mode is enabled by setting the
T1GSPM bit (T1GCON<4>) and the T1GGO/T1DONE
bit (T1GCON<3>). The Timer1 will be fully enabled on
the next incrementing edge.
On the next trailing edge of the pulse, the T1GGO/
T1DONE bit will automatically be cleared. No other
gate events will be allowed to increment Timer1 until
the T1GGO/T1DONE bit is once again set in software.

Clearing the T1GSPM bit of the T1GCON register will
also clear the T1GGO/T1DONE bit. (For timing details,
see 

.)

Simultaneously enabling the Toggle and Single Pulse
modes will permit both sections to work together. This
allows the cycle times on the Timer1 gate source to be
measured. (For timing details, see 

.)

14.8.5

TIMER1 GATE VALUE STATUS

When the Timer1 gate value status is utilized, it is
possible to read the most current level of the gate
control value. The value is stored in the T1GVAL bit
(T1GCON<2>). This bit is valid even when the Timer1
gate is not enabled (TMR1GE bit is cleared).

TMR1GE

T1GPOL

T1G_IN

T1CKI

T1GVAL

Timer1

N

N + 1

N + 2

T1GSPM

T1GGO/

T1DONE

Set by Software

Cleared by Hardware on
Falling Edge of T1GVAL

Set by Hardware on
Falling Edge of T1GVAL

Cleared by Software

Cleared by
Software

RTCCIF

Counting Enabled on

Rising Edge of T1G