Microchip Technology DV164136 Data Sheet

Page of 466
PIC18F87J11 FAMILY
DS39778E-page 286
 
 2007-2012 Microchip Technology Inc.
REGISTER 21-1:
TXSTAx: EUSARTx TRANSMIT STATUS AND CONTROL REGISTER
R/W-0
R/W-0
R/W-0
R/W-0
R/W-0
R/W-0
R-1
R/W-0
CSRC
TX9
TXEN
(
)
SYNC
SENDB
BRGH
TRMT
TX9D
bit 7
bit 0
Legend:
R = Readable bit
W = Writable bit
U = Unimplemented bit, read as ‘0’
-n = Value at POR
‘1’ = Bit is set
‘0’ = Bit is cleared
x = Bit is unknown
bit 7
CSRC: 
Clock Source Select bit
Asynchronous mode: 
Don’t care.
Synchronous mode: 
1
 = Master mode (clock generated internally from BRG)
0
 = Slave mode (clock from external source) 
bit 6
TX9:
 9-Bit Transmit Enable bit 
1
 = Selects 9-bit transmission 
0
 = Selects 8-bit transmission
bit 5
TXEN:
 Transmit Enable bit
(
)
 
1
 = Transmit is enabled
0
 = Transmit is disabled
bit 4
SYNC:
 EUSARTx Mode Select bit 
1
 = Synchronous mode 
0
 = Asynchronous mode
bit 3
SENDB: 
Send Break Character bit
Asynchronous mode:
1
 = Sends Sync Break on the next transmission (cleared by hardware upon completion)
0
 = Sync Break transmission has completed
Synchronous mode:
Don’t care.
bit 2
BRGH:
 High Baud Rate Select bit 
Asynchronous mode: 
1
 = High speed 
0
 = Low speed
Synchronous mode: 
Unused in this mode.
bit 1
TRMT:
 Transmit Shift Register Status bit
1
 = TSR is empty 
0
 = TSR is full
bit 0
TX9D: 
9th bit of Transmit Data
This can be an address/data bit or a parity bit.
Note 1:
SREN/CREN overrides TXEN in Sync mode.