Microchip Technology MA330026 Data Sheet

 2011-2014 Microchip Technology Inc.

DS70000652F-page 257

R/W-0

U-0

R/W-0

R/W-0

R/W-0

R/W-0

R/W-0

R/W-0

CTMUEN

—

CTMUSIDL

TGEN

 EDGEN

EDGSEQEN

IDISSEN

CTTRIG

bit 15

bit 8

U-0

U-0

U-0

U-0

U-0

U-0

U-0

U-0

—

—

—

—

—

—

—

—

bit 7

bit 0

R = Readable bit

W = Writable bit

U = Unimplemented bit, read as ‘0’

-n = Value at POR

‘1’ = Bit is set

‘0’ = Bit is cleared

x = Bit is unknown

bit 15

CTMUEN: CTMU Enable bit

1

 = Module is enabled

0

 = Module is disabled

bit 14

Unimplemented: Read as ‘0’

bit 13

CTMUSIDL: CTMU Stop in Idle Mode bit

1

 = Discontinues module operation when device enters Idle mode

0

 = Continues module operation in Idle mode

bit 12

TGEN: Time Generation Enable bit

 

1

 = Enables edge delay generation

0

 = Disables edge delay generation

bit 11

EDGEN: Edge Enable bit

1

 = Edges are not blocked

0

 = Edges are blocked

bit 10

EDGSEQEN: Edge Sequence Enable bit

1

 = Edge 1 event must occur before Edge 2 event can occur

0

 = No edge sequence is needed

bit 9

IDISSEN: Analog Current Source Control bit

 

1

 = Analog current source output is grounded

0

 = Analog current source output is not grounded

bit 8

CTTRIG: CTMU Trigger Control bit 

1

 = Trigger output is enabled

0

 = Trigger output is disabled

bit 7-0

Unimplemented: Read as ‘0’

If TGEN = 1, the peripheral inputs and outputs must be configured to an available RPn pin. For more 
information, see 

.

The ADC module S&H capacitor is not automatically discharged between sample/conversion cycles. 
Software using the ADC as part of a capacitance measurement must discharge the ADC capacitor before 
conducting the measurement. The IDISSEN bit, when set to ‘1’, performs this function. The ADC must be 
sampling while the IDISSEN bit is active to connect the discharge sink to the capacitor array.