Microchip Technology DM183037 Data Sheet

DS30575A-page 246

 2012 Microchip Technology Inc.

The LCD controller has up to 77 registers:
• LCD Control Register (LCDCON)
• LCD Phase Register (LCDPS)
• LCD Voltage Regulator Control Register 

(LCDREG)

• LCD Reference Ladder Control Register 

High/Low (LCDREFH and LCDREFL)

• Eight LCD Segment Enable Registers 

(LCDSE7:LCDSE0)

• 64 LCD Data Registers 

(LCDDATA63:LCDDATA0)

The LCDCON register, shown in 

, con-

trols the overall operation of the module. Once the
module is configured, the ON (LCDCON<15>) bit is
used to enable or disable the LCD module. The LCD
panel can also operate during Sleep by clearing the
SLPEN (LCDCON<6>) bit.
The LCDPS register, shown in 

, configures

the LCD clock source prescaler and the type of wave-
form: Type-A or Type-B. For details on these features,
see 

              

R/W-0

R/W-0

R/C-0

R/W-0

R/W-0

R/W-0

R/W-0

R/W-0

ON

SLPEN

WERR

CS1

CS0

LMUX2

LMUX1

LMUX0

bit 7

bit 0

C = Clearable bit

R = Readable bit

W = Writable bit

U = Unimplemented bit, read as ‘0’

-n = Value at POR

‘1’ = Bit is set

‘0’ = Bit is cleared

x = Bit is unknown

bit 7

ON: LCD Driver Enable bit
1 = LCD driver module is enabled
0 = LCD driver module is disabled

bit 6

SLPEN: LCD Driver Enable in Sleep mode bit
1 = LCD driver module is disabled in Sleep mode
0 = LCD driver module is enabled in Sleep mode

bit 5

WERR: LCD Write Failed Error bit
1 = LCDDATAx register is written while WA (LCDPS<4>) = 0 (must be cleared in software)
0 = No LCD write error

bit 4-3

CS<1:0>: Clock Source Select bits
00 =  FRC (8 MHz)/8192
01 =  SOSC Oscillator (32.768 kHz)/32
1x =  INTRC (31.25 kHz)/32

bit 2-0

LMUX<2:0>: Commons Select bits

111

1/8 MUX (COM<7:0>)

1/3

110

1/7 MUX (COM<6:0>)

1/3

101

1/6 MUX (COM<5:0>)

1/3

100

1/5 MUX (COM<4:0>)

1/3

011

1/4 MUX (COM<3:0>)

1/3

010

1/3 MUX (COM<2:0>)

1/2 or 1/3

001

1/2 MUX (COM<1:0>)

1/2 or 1/3

000

Static (COM0)

Static