STMicroelectronics FlexSPIN: SPI configurable stepper and DC multi motor driver evaluation board EVAL6460 EVAL6460 Data Sheet

   

   

   

130/139

 Doc ID 17713 Rev 1

A write transaction (see 

) is always started by the master lowering the signal on 

nSS pin. The other bits are then sent on the MOSI pin with this order:

1.

7-bit representing the address of the register that must be written (MSB first [A6…A0]);

2. 

2-bit that must be “01” for a read transaction;

3. 

2-bit representing L6460 IC address;

4. 

1-bit reserved for future use that must be set at “0”.

The data to be written (MSB first D15…D0) are then read from MOSI pin. The length of data 
field can be 16 or 20 bits, but only the first 16-bit are accepted as valid data. Data is latched 
on rising edge of the nSS line. 

The SPI input and output timing definitions are shown in the 

nSS

A6

A0

D15

D0

Register

Address field

Data Field

Control

Field

IC

address

High Impedance

SCLK

MOSI

MISO

nSS 

SCLK

MOSI

MISO

A6 A0 D15 D0 

Register 

Address field 

Data Field 

Control 

Field 

IC  

addres 

High Impedance