LSI 53C810A User Manual

6-38

Instruction Set of the I/O Processor

The

and

registers are additional holding registers used during the Memory

Move. However, the contents of the

register are preserved.

These bits are reserved and must be zero. If any of these
bits is set, an illegal instruction interrupt occurs.

When this bit is set, the LSI53C810A performs a Memory
Move (MMOV) without flushing the prefetch unit
(NFMMOV). When this bit is cleared, the Memory Move
instruction automatically flushes the prefetch unit. Use
the NFMMOV if the source and destination are not within
four instructions of the current MMOV instruction.

Note:

This bit has no effect unless the Prefetch Enable bit in the

register is set. For information on

SCRIPTS instruction prefetching, see

The number of bytes to transfer is stored in the lower 24
bits of the first instruction word.

These bits contain the source address of the Memory
Move.

These bits contain the destination address for the
Memory Move.