LSI 53C810A User Manual

6-40

Instruction Set of the I/O Processor

operating register set of the chip. If it does, a PCI illegal read/write cycle
occur, the chip issues an interrupt (Illegal Instruction Detected)
immediately following.

The SIOM and DIOM bits in the

register determine

whether the destination or source address of the instruction is in Memory
space or I/O space. The Load and Store utilizes the PCI commands for
I/O read and I/O write to access the I/O space.

These bits should be 111, indicating the Load and Store
instruction.

When this bit is cleared, the value in the

is the actual 32-bit memory address

used to perform the Load and Store to/from. When this
bit is set, the chip determines the memory address to
perform the Load and Store to/from by adding the 24-bit
signed offset value in the

to the

When this bit is set, the LSI53C810A performs a Store
without flushing the prefetch unit. When this bit is cleared,
the Store instruction automatically flushes the prefetch
unit. Use No Flush if the source and destination are not
within four instructions of the current Store instruction.

00

One, two, three or four

01

One, two, or three

10

One or two

11

One