Cypress CY7C1441AV33 Manual De Usuario

Descargar
Página de 31
 
CY7C1441AV33
CY7C1443AV33,CY7C1447AV33
Document #: 38-05357 Rev. *G
Page 22 of 31
Timing Diagrams
Figure 3.  Read Cycle Timing
.
tCYC
t
CL
CLK
tADH
tADS
ADDRESS
t
CH
tAH
tAS
A1
t CEH
tCES
Data Out (Q)
High-Z
tCLZ
tDOH
tCDV
tOEHZ
tCDV
Single READ
BURST
READ
tOEV
tOELZ
tCHZ
Burst wraps around
to its initial state
t
ADVH
t
ADVS
t
WEH
t
WES
tADH
tADS
Q(A2)
Q(A2 + 1)
Q(A2 + 2)
Q(A1)
Q(A2)
Q(A2 + 1)
Q(A2 + 2)
Q(A2 + 3)
A2
ADV suspends burst
Deselect Cycle
DON’T CARE
UNDEFINED
ADSP
ADSC
GW, BWE,BW
X
CE
ADV
OE
Note
24. On this diagram, when CE is LOW: CE
1
 is LOW, CE
2
 is HIGH and CE
3
 is LOW. When CE is HIGH: CE
1
 is HIGH or CE
2
 is LOW or CE
3
 is HIGH.