Analog Devices ADP5024 Evaluation Board ADP5024CP-EVALZ ADP5024CP-EVALZ Hoja De Datos

 

Rev. E | Page 23 of 28 

For the adjustable model, the maximum value of Rb must not 

exceed 200 kΩ (see Figure 48). 

The 

 LDO is designed for operation with small, space-

saving ceramic capacitors, but functions with most commonly 

used capacitors as long as care is taken with the ESR value. The 
ESR of the output capacitor affects stability of the LDO control 

loop. A minimum of 0.70 µF capacitance with an ESR of 1 Ω or 

less is recommended to ensure stability of the 

. Transient 

response to changes in load current is also affected by output 
capacitance. Using a larger value of output capacitance improves 

the transient response of the 

 to large changes in load 

current.  

Connecting a 1 µF capacitor from VIN3 to ground reduces the 
circuit sensitivity to printed circuit board (PCB) layout, especially 

when encountering long input traces or high source impedance. 

If greater than 1 µF of output capacitance is required, increase 

the input capacitor to match it. 

Use any good  quality ceramic capacitors with the 

as long as they meet the minimum capacitance and maximum 

ESR requirements. Ceramic capacitors are manufactured with a 
variety of dielectrics, each with a different behavior over temper-

ature and applied voltage. Capacitors must have a dielectric that 

is adequate to ensure the minimum capacitance over the necessary 

temperature range and dc bias conditions. X5R or X7R dielectrics 

with a voltage rating of 6.3 V or 10 V are recommended for best 
performance. Y5V and Z5U dielectrics are not recommended 

for use with any LDO because of their poor temperature and dc 

bias characteristics.  
Figure 51

depicts the capacitance vs. voltage bias characteristic 

of a 0402 1 µF, 10 V, X5R capacitor. The voltage stability of a 

capacitor is strongly influenced by the capacitor size and voltage 
rating. In general, a capacitor in a larger package or higher voltage 

rating exhibits better stability. The temperature variation of the 

X5R dielectric is about ±15% over the −40°C to +85°C tempera-

ture range and is not a function of package or voltage rating. 

09888-

051

Use the following equation to determine the worst-case capa-

citance accounting for capacitor variation over temperature, 

component tolerance, and voltage. 

 = C

 × (1 − TEMPCO) × (1 − TOL) 

where: 
C

 is the effective capacitance at the operating voltage. 

TEMPCO is the worst-case capacitor temperature coefficient. 

TOL is the worst-case component tolerance. 
In this example, the worst-case temperature coefficient 

(TEMPCO) over −40°C to +85°C is assumed to be 15% for an 

X5R dielectric. The tolerance of the capacitor (TOL) is assumed 

to be 10%, and C

BIAS

 is 0.85 μF at 1.8 V, as shown in Figure 51. 

Substituting these values into the following equation yields: 

 = 0.85 μF × (1 − 0.15) × (1 − 0.1) = 0.65 μF 

Therefore, the capacitor chosen in this example meets the 

minimum capacitance requirement of the LDO over 

temperature and tolerance at the chosen output voltage. 
To guarantee the performance of the 

, it is imperative 

that the effects of dc bias, temperature, and tolerances on the 

behavior of the capacitors be evaluated for each application.