Analog Devices ADP1879 Evaluation Board ADP1879-1.0-EVALZ ADP1879-1.0-EVALZ Hoja De Datos

 

Rev. B | Page 3 of 40 

All limits at temperature extremes are guaranteed via correlation using standard statistical quality control (SQC). VREG = 5 V,  
BST − SW = VREG − V

RECT_DROP

 (see Figure 40 to Figure 42). VIN = 12 V. The specifications are valid for T

J

 = −40°C to +125°C,  

unless otherwise specified. 

POWER SUPPLY CHARACTERISTICS   

 

 

 

 

 

High Input Voltage Range 

VIN 

C

VIN

 = 22 µF(25 V rating) right at Pin 1 to PGND (Pin 11) 

 

 

 

 

 

 

ADP1878ACPZ-0.3-R7/ADP1879ACPZ-0.3-R7 (300 kHz) 

2.95 

12 

20 

V 

 

 

ADP1878ACPZ-0.6-R7/ADP1879ACPZ-0.6-R7 (600 kHz) 

2.95 

12 

20 

V 

 

 

ADP1878ACPZ-1.0-R7/ADP1879ACPZ-1.0-R7 (1.0 MHz) 

3.25 

12 

20 

V 

Quiescent Current 

I

Q_REG

 + 

I

Q_BST

 

FB = 1.5 V, no switching 

 

1.1 

 

mA 

Shutdown Current 

I

REG,SD

 + 

I

BST,SD

 

EN < 600 mV 

 

140 

225 

µA 

Undervoltage Lockout 

UVLO 

Rising VIN (see Figure 35 for temperature variation) 

 

2.65 

 

V 

UVLO Hysteresis 

 

Falling VIN from operational state 

 

178 

 

mV 

INTERNAL REGULATOR 

CHARACTERISTICS 

  

Do not load VREG externally because it is intended to 
bias internal circuitry only 

 

 

 

 

VREG Operational Output Voltage  VREG 

C

VREG

 = 4.7 µF to PGND, 0.22 µF to GND, V

IN

 = 2.95 V to 20 V 

 

 

 

 

 

 

ADP1878ACPZ-0.3-R7/ADP1879ACPZ-0.3-R7 (300 kHz) 

2.75 

5 

5.5 

V 

 

 

ADP1878ACPZ-0.6-R7/ADP1879ACPZ-0.6-R7 (600 kHz) 

2.75 

5 

5.5 

V 

 

 

ADP1878ACPZ-1.0-R7/ADP1879ACPZ-1.0-R7 (1.0 MHz) 

3.05 

5 

5.5 

V 

VREG Output in Regulation 

 

V

IN

 = 7 V, 100 mA 

4.82 

4.981  5.16 

V 

 

 

V

IN

 = 12 V, 100 mA 

4.83 

4.982  5.16 

V 

Load Regulation  

 

0 mA to 100 mA, V

IN

 = 7 V  

 

32 

 

mV 

 

 

0 mA to 100 mA, V

IN

 = 20 V 

 

34 

 

mV 

Line Regulation  

 

V

IN

 = 7 V to 20 V, 20 mA 

 

1.8 

 

mV 

 

 

V

IN

 = 7 V to 20 V, 100 mA 

 

2.0 

 

mV 

VIN to VREG Dropout Voltage 

 

100 mA out of VREG, V

IN

 ≤ 5 V 

 

306 

415 

mV 

Short VREG to PGND 

 

V

IN

 = 20 V 

 

229 

320 

mA 

SOFT START 

 

Connect external capacitor from SS pin to GND, 

 

 

 

 

Soft Start Period Calculation 

 

C

SS

 = 10 nF/ms 

 

10 

  

nF/ms 

ERROR AMPLIFER 

 

 

 

 

 

 

FB Regulation Voltage 

V

FB

 

T

J

 = 25°C 

 

600 

 

mV 

 

 

T

J

 = −40°C to +85°C 

596 

600 

604 

mV 

 

 

T

J

 = −40°C to +125°C 

594.2  600 

605.8  mV 

Transconductance 

G

m

 

 

320 

496 

670 

µS 

FB Input Leakage Current 

I

FB, LEAK

 

FB = 0.6 V, EN = VREG 

 

1 

50 

nA 

CURRENT SENSE AMPLIFIER GAIN 

 

 

 

 

 

 

Programming Resistor (RES) 

Value from RES to PGND 

 

RES = 47 kΩ ± 1%  

2.7 

3 

3.3 

V/V 

 

 

RES = 22 kΩ ± 1%  

5.5 

6 

6.5 

V/V 

 

 

RES = none 

11 

12 

13 

V/V 

 

 

RES = 100 kΩ ± 1%  

22 

24 

26 

V/V 

SWITCHING FREQUENCY  

 

Typical values measured at 50% time points with 0 nF at 

DRVH and DRVL; maximum values are guaranteed by 
bench evaluation

 

 

 

 

ADP1878ACPZ-0.3-R7/ 

ADP1879ACPZ-0.3-R7 

 

 

 

300 

 

kHz 

On Time 

 

V

IN

 = 5 V, V

OUT

 = 2 V, T

J

 = 25°C  

1120 

1200 

1345 

ns 

Minimum On Time 

 

V

IN

 = 20 V 

 

145 

190 

ns 

Minimum Off Time 

 

84% duty cycle (maximum) 

 

340 

400 

ns