Philips 8-bit microcontroller with two-clock 80C51 core UM10109 Manual De Usuario

Philips

Philips Semiconductors

UM10109

P89LPC932A1 User manual

© Koninklijke Philips Electronics N.V. 2005. All rights reserved.

User manual

Rev. 02 — 23 May 2005

132 of 133

continued >>

22. Contents

Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3

Comparison to the P89LPC932 device. . . . . . . 3

Byte-erasability (IAP-Lite) . . . . . . . . . . . . . . . . . 3

Serial in-circuit programming (ICP). . . . . . . . . . 3

‘On-the-fly’ clock selection . . . . . . . . . . . . . . . . 3

Increased ISP/IAP functionality . . . . . . . . . . . . 4

Support for the watchdog timer. . . . . . . . . . . . . 4

XDATA data buffer option added for programming
code memory . . . . . . . . . . . . . . . . . . . . . . . . . . 4

Port 0 initialization. . . . . . . . . . . . . . . . . . . . . . . 4

Direct load of UART baud rate fix . . . . . . . . . . . 4

Boot Vector and IAP entry points modified . . . . 4

IAP authorization key . . . . . . . . . . . . . . . . . . . . 4

Hardware write enable (WE) key . . . . . . . . . . . 4

Configuration byte protection . . . . . . . . . . . . . . 5

Previous errata fix . . . . . . . . . . . . . . . . . . . . . . . 5

Pin configuration . . . . . . . . . . . . . . . . . . . . . . . . 5

Pin description . . . . . . . . . . . . . . . . . . . . . . . . . 7

Special function registers . . . . . . . . . . . . . . . . 13

Memory organization . . . . . . . . . . . . . . . . . . . 20

Clocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

Enhanced CPU . . . . . . . . . . . . . . . . . . . . . . . . 21

Clock definitions . . . . . . . . . . . . . . . . . . . . . . . 21

Oscillator Clock (OSCCLK). . . . . . . . . . . . . . . 21

Low speed oscillator option . . . . . . . . . . . . . . 21

Medium speed oscillator option . . . . . . . . . . . 21

High speed oscillator option . . . . . . . . . . . . . . 21

Clock output . . . . . . . . . . . . . . . . . . . . . . . . . . 21

On-chip RC oscillator option . . . . . . . . . . . . . . 22

Watchdog oscillator option . . . . . . . . . . . . . . . 22

External clock input option . . . . . . . . . . . . . . . 22

Oscillator Clock (OSCCLK) wake-up delay. . . 23

CPU Clock (CCLK) modification: DIVM
register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

Low power select . . . . . . . . . . . . . . . . . . . . . . 24

Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

Interrupt priority structure . . . . . . . . . . . . . . . . 25

External Interrupt pin glitch suppression . . . . 25

I/O ports . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

Port configurations . . . . . . . . . . . . . . . . . . . . . 28

Quasi-bidirectional output configuration . . . . . 28

Open drain output configuration . . . . . . . . . . . 29

Input-only configuration . . . . . . . . . . . . . . . . . 30

Push-pull output configuration . . . . . . . . . . . . 30

Port 0 and Analog Comparator functions . . . . 31

Additional port features. . . . . . . . . . . . . . . . . . 31

Power monitoring functions . . . . . . . . . . . . . . 32

Brownout detection . . . . . . . . . . . . . . . . . . . . 32

Power-on detection . . . . . . . . . . . . . . . . . . . . 33

Power reduction modes . . . . . . . . . . . . . . . . . 33

Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

Reset vector . . . . . . . . . . . . . . . . . . . . . . . . . . 38

Timers 0 and 1 . . . . . . . . . . . . . . . . . . . . . . . . . 38

Mode 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

Mode 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

Mode 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

Mode 3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

Mode 6 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

Timer overflow toggle output . . . . . . . . . . . . . 42

Real-time clock system timer. . . . . . . . . . . . . 43

Real-time clock source. . . . . . . . . . . . . . . . . . 44

Changing RTCS1/RTCS0 . . . . . . . . . . . . . . . 44

Real-time clock interrupt/wake-up . . . . . . . . . 44

Reset sources affecting the Real-time clock . 44

Capture/Compare Unit (CCU) . . . . . . . . . . . . . 46

CCU Clock (CCUCLK) . . . . . . . . . . . . . . . . . . 47

CCU Clock prescaling . . . . . . . . . . . . . . . . . . 47

Basic timer operation . . . . . . . . . . . . . . . . . . . 47

Output compare . . . . . . . . . . . . . . . . . . . . . . . 49

Input capture . . . . . . . . . . . . . . . . . . . . . . . . . 51

PWM operation . . . . . . . . . . . . . . . . . . . . . . . 52

Alternating output mode. . . . . . . . . . . . . . . . . 53

Synchronized PWM register update . . . . . . . 54

HALT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54

PLL operation. . . . . . . . . . . . . . . . . . . . . . . . . 54

CCU interrupt structure . . . . . . . . . . . . . . . . . 55

UART . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58

Mode 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58

Mode 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58

Mode 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59

Mode 3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59

SFR space . . . . . . . . . . . . . . . . . . . . . . . . . . . 59

Baud Rate generator and selection . . . . . . . . 59

Updating the BRGR1 and BRGR0 SFRs . . . . 60

Framing error . . . . . . . . . . . . . . . . . . . . . . . . . 60

Break detect. . . . . . . . . . . . . . . . . . . . . . . . . . 61

More about UART Mode 0 . . . . . . . . . . . . . . . 62

More about UART Mode 1 . . . . . . . . . . . . . . . 63

More about UART Modes 2 and 3 . . . . . . . . . 64

Framing error and RI in Modes 2 and 3 with
SM2 = 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64

Break detect. . . . . . . . . . . . . . . . . . . . . . . . . . 65

Double buffering. . . . . . . . . . . . . . . . . . . . . . . 65

Double buffering in different modes . . . . . . . . 65