Cypress CY7C67300 Manual De Usuario

Document #: 38-08015 Rev. *J

Page 10 of 99

■

Programmable IO mode 0–4

■

Block mode transfers

■

Direct memory access to/from internal memory through the IDE 
data register

VBUS for the USB OTG port can be produced by EZ-Host using
its built in charge pump and some external components. Ensure
the circuit connections look similar to the following diagram.

Component details:

■

D1 and D2: Schottky diodes with a current rating greater than 
60 mA

■

C1: Ceramic capacitor with a capacitance of 0.1 µF

■

C2: Make capacitor value no more that 6.5 µF since that is the 
maximum capacitance allowed by the USB OTG specifications 
for a dual role device. The minimum value of C2 is 1 µF. There 
are no restrictions on the type of capacitor for C2.

If the VBUS charge pump circuit is not to be used, CSWITCHA,
CSWITCHB, and OTGVBUS can be left unconnected.

■

Meets OTG Supplement Requirements, see 

 for details.

PIO Mode 0

600 ns

30T = 625 ns

3.33 MB/s

3.2 MB/s

PIO Mode 1

383 ns

20T = 416.7 ns

5.22 MB/s

4.8 MB/s

PIO Mode 2

240

13T = 270.8 ns

8.33 MB/s

7.38 MB/s

PIO Mode 3

180 ns

10T = 208.3 ns

11.11 MB/s

9.6 MB/s

PIO Mode 4

120 ns

8T = 166.7 ns

16.67 MB/s

12.0 MB/s

T = System clock period = 1/48 MHz.

IORDY

46

IOR

47

IOW

48

CS1

50

CS0

52

A2

53

A1

54

A0

55

D15

56

D14

57

D13

58

D12

59

D11

60

D10

61

D9

65

D8

66

D7

86

D6

87

D5

89

D4

90

D3

91

D2

92

D1

93

D0

94

OTGVBUS

11

CSwitchA

13

CSwitchB

12

VBUS 

D1 

D2 

C1 

C2 

CSWITCHA 

CSWITCHB 

OTGVBUS 

CY7C67300