Compaq EV68A Manual De Usuario

Cache and External Interfaces

For clocking, the Bcache port pins can be divided into three groups.

1.

The Bcache index pins (address and control) are referenced to Int_Add_BcClk, an
internal version of the Bcache forwarded clock. The index pins are valid for the
whole period of the Int_Add_BcClk. The index pins are:

2.

The data pins, when driven as outputs, are referenced to Int_Data_BcClk, another
internal version of the Bcache forwarded clock. The data pins, when used as inputs,
can be referenced to the incoming Bcache clocks, BcDataInClk_H[7:0] and
BcTagInClk_H. Int_Data_BcClk can be delayed relative to Int_Add_BcClk from
0 to 3 GCLK cycles by using Cbox CSR BC_CPU_CLK_DELAY[1:0]. The data
pins are:

O_PP

1

Int_Index_BcClk

Bcache data write enable

O_PP

1

Int_Index_BcClk

Bcache burst enable

B_DA_PP

23

Int_Data_BcClk

⇒ output

BcTagInClk_H

⇒ input

Bcache tag data

B_DA_PP

1

Int_Data_BcClk

⇒ output

BcTagInClk_H

⇒ input

Bcache tag dirty bit

I_DA

1

NA

Tag input data reference clock

O_PP

1

Int_Index_BcClk

Bcache tag output enable/chip
select

O_PP

2

NA

Bcache tag clock— high and low
versions

B_DA_PP

1

Int_Data_BcClk

⇒ output

BcTagInClk_H

⇒ input

Bcache tag parity bit

B_DA_PP

1

Int_Data_BcClk

⇒ output

BcTagInClk_H

⇒ input

Bcache tag shared bit

B_DA_PP

1

Int_Data_BcClk

⇒ output

BcTagInClk_H

⇒ input

Bcache tag valid bit

I_DC_REF 1

NA

Input reference voltage for tag data

O_PP

1

Int_Index_BcClk

Bcache data write enable