Intel 413808 Manuel D’Utilisation

Page de 824
Intel
®
 413808 and 413812 I/O Controllers in TPER Mode
October 2007
Developer’s Manual
Order Number: 317805-001US
355
Address Translation Unit (PCI Express)—Intel
®
 413808 and 413812
3.17.70 PCI Express Uncorrectable Error Status - ERRUNC_STS
The Uncorrectable Error Status register indicates error detection status of individual 
uncorrectable errors on a PCI Express device. An individual error status bit that is set to 
“1” indicates that a particular error was detected; software may clear an error status by 
writing a 1 to the respective bit.
Note:
All bits in this register are sticky through reset.
Table 210. PCI Express Uncorrectable Error Status - ERRUNC_STS
Bit
Default
Description
31:21
0
Reserved Zero - Software must write 0 to these bits.
20
0
Unsupported Request Error Status - As a receiver, Set whenever an unsupported request is detected. 
The Header is logged. 
19
0
ECRC Check - As a receiver, set when ECRC check fails. The Header is logged.
18
0
Malformed TLP: As a receiver, set whenever a malformed TLP is detected. The Header is logged.
17
0
Receiver Overflow: Set when PCI Express receive buffers overflow.
16
0
Unexpected Completion: As a receiver, set whenever a completion is received that does not match the 
4138xx’s requestor ID or outstanding Tag. The Header is logged.
15
0
Completer Abort: As a completer, set whenever an internal agent signals a data abort. The header is 
logged.
14
0
Completion Timeout: As a requester, set whenever an outbound Non Posted Request does not receive a 
completion within 16-32ms.
13
0
Flow Control Protocol Error Status: Set whenever a flow control protocol error is detected.
12
0
Poisoned TLP Received: As a receiver, set whenever a poisoned TLP is received from PCI Express. The 
header is logged. 
11:5
0
Reserved Zero - Software must write 0 to these bits.
4
0
Data Link Protocol Error: Set whenever a data link protocol error is detected.
3:1
0
Reserved Zero - Software must write 0 to these bits.
0
0
Training Error - Set whenever a training error is detected.
PCI
IOP
Attributes
Attributes
28
24
20
16
12
8
4
0
31
rz
rz
rz
rz
rz
rz
rz
rz
rz
rz
rz
rz
rz
rz
rz
rz
rz
rz
rz
rz
rz
rz
rc
rc
rc
rc
rc
rc
rc
rc
rc
rc
rc
rc
rc
rc
rc
rc
rc
rc
rz
rz
rz
rz
rz
rz
rz
rz
rz
rz
rz
rz
rz
rz
rc
rc
rz
rz
rz
rz
rz
rz
rc
rc
S
S S S S
S
S S S
S
S
Attribute Legend:
RZ = Reserved Zero
PR = Preserved
RS = Read/Set
RW = Read/Write
RC = Read Clear
RO = Read Only
NA = Not Accessible
 Internal Bus Address Offset
+104H