Manualsbrain.com
  1. Manuels
  2. Marques
  3. Atmel
  4. Xplained Pro Evaluation Kit ATSAM4E-XPRO
  5. Fiche De Données

Atmel Xplained Pro Evaluation Kit ATSAM4E-XPRO ATSAM4E-XPRO Fiche De Données

Codes de produits
ATSAM4E-XPRO
Télécharger
Page de 1506
SAM4E [DATASHEET]
Atmel-11157D-ATARM-SAM4E16-SAM4E8-Datasheet_12-Jun-14
792
35.6.2 Power Management
The SPI can be clocked through the Power Management Controller (PMC), thus the programmer must first
configure the PMC to enable the SPI clock.
35.6.3 Interrupt
The SPI interface has an interrupt line connected to the interrupt controller. Handling the SPI interrupt requires
programming the interrupt controller before configuring the SPI.
35.6.4 Peripheral DMA Controller (PDC) or Direct Memory Access Controller (DMAC)
The SPI interface can be used in conjunction with the PDC or DMAC in order to reduce processor overhead. For a
full description of the PDC or DMAC, refer to the corresponding section in the full datasheet.
35.7
Functional Description
35.7.1 Modes of Operation
The SPI operates in Master mode or in Slave mode. 
The SPI operates in Master mode by writing to 1 the MSTR bit in the SPI Mode register (SPI_MR):
̶
The pins NPCS0 to NPCS3 are all configured as outputs
̶
The SPCK pin is driven
̶
The MISO line is wired on the receiver input
̶
The MOSI line is driven as an output by the transmitter. 
The SPI operates in Slave mode if the MSTR bit in the SPI_MR is written to 0:
̶
The MISO line is driven by the transmitter output
̶
The MOSI line is wired on the receiver input
̶
The SPCK pin is driven by the transmitter to synchronize the receiver. 
̶
The NPCS0 pin becomes an input, and is used as a slave select signal (NSS)
̶
The pins NPCS0 to NPCS3 are not driven and can be used for other purposes. 
SPI
NPCS1
PA9
B
SPI
NPCS1
PA31
A
SPI
NPCS1
PB14
A
SPI
NPCS1
PC4
B
SPI
NPCS2
PA10
B
SPI
NPCS2
PA30
B
SPI
NPCS2
PB2
B
SPI
NPCS3
PA3
B
SPI
NPCS3
PA5
B
SPI
NPCS3
PA22
B
SPI
SPCK
PA14
A
Table 35-2.
I/O Lines (Continued)
Table 35-3.
Peripheral IDs
Instance
ID
SPI
19