Intel S2600JFF BBS2600JFF ユーザーズマニュアル

製品コード
BBS2600JFF
ページ / 194
Intel®
 
Server Board S2600JF TPS 
BIOS Setup Interface 
Revision 1.3 
 
Intel order number G31608-004 
77 
Setup Item 
Options 
Help Text 
Comments 
MLC Streamer 
Enabled 
Disabled 
MLC Streamer is a speculative 
prefetch unit within the processor(s) 
MLC Streamer is normally Enabled
for best efficiency in L2 Cache and 
Memory Channel use, but disabling 
it may improve performance for 
some processing loads and on 
certain benchmarks. 
MLC Spatial Prefetcher 
Enabled 
Disabled 
[Enabled] 
– Fetches adjacent cache 
line (128 bytes) when required data is 
not currently in cache. 
[Disabled] 
– Only fetches cache line 
with data required by the processor 
(64 bytes). 
MLC Spatial Prefetcher is normally 
Enabled, for best efficiency in L2 
Cache and Memory Channel use, 
but disabling it may improve 
performance for some processing 
loads and on certain benchmarks. 
DCU Data Prefetcher 
Enabled 
Disabled 
The next cache line will be prefetched 
into L1 data cache from L2 or system 
memory during unused cycles if it 
sees that the processor core has 
accessed several bytes sequentially in 
a cache line as data. 
[Disabled] 
– Only fetches cache line 
with data required by the processor 
(64 bytes). 
DCU Data Prefetcher is normally 
Enabled, for best efficiency in L1 
Data Cache and Memory Channel 
use, but disabling it may improve 
performance for some processing 
loads and on certain benchmarks. 
DCU Instruction 
Prefetcher 
Enabled 
Disabled 
The next cache line will be prefetched 
into L1 instruction cache from L2 or 
system memory during unused cycles 
if it sees that the processor core has 
accessed several bytes sequentially in 
a cache line as data. 
DCU Data Prefetcher is normally 
Enabled, for best efficiency in L1 I 
Cache and Memory Channel use, 
but disabling it may improve 
performance for some processing 
loads and on certain benchmarks. 
Direct Cache Access 
(DCA) 
Enabled 
Disabled 
Allows processors to increase the I/O 
performance by placing data from I/O 
devices directly into the processor 
cache. 
System performance is usually best 
with Direct Cache Access Enabled. 
In certain unusual cases, disabling 
this may give improved results. 
SMM Wait Timeout 
20 
Millisecond timeout waiting for BSP 
and SPs to enter SMM. Range is 
20ms to 3000ms 
Amount of time to allow for the SMI 
Handler to respond to an SMI. If 
exceeded, BMC generates an SMI 
Timeout and resets the system 
5.4.2.5 
Power and Performance policy 
The Power and Performance screen allows the user to specify a profile which is optimized in the 
direction of either reduced power consumption or increased performance. 
To access this screen from the Main screen, select Advanced > Power and Performance. To 
move to another screen, press the <Esc> key to return to the Advanced screen, then select the 
desired screen