Texas Instruments TLV320AIC3104 Evaluation Module (EVM) and USB motherboard TLV320AIC3104EVM-K TLV320AIC3104EVM-K データシート

0.9

s

³

m

0.9

s

³

m

0.9

s

³

m

0.9

s

³

m

T0114-02

SLAS510C – FEBRUARY 2007 – REVISED DECEMBER 2010

The register map of the TLV320AIC3104 actually consists of two pages of registers, with each page containing
128 registers. The register at address zero on each page is used as a page-control register, and writing to this
register determines the active page for the device. All subsequent read/write operations access the page that is
active at the time, unless a register write is performed to change the active page. The active page defaults to
page 0 on device reset.

For example, at device reset, the active page defaults to page 0, and thus all register read/write operations for
addresses 1 to 127 access registers in page 0. If registers on page 1 must be accessed, the user must write the
8-bit sequence 0x01 to register 0, the page control register, to change the active page from page 0 to page 1.
After this write, it is recommended that the user also read back the page control register, to ensure the change in
page control has occurred properly. Future read/write operations to addresses 1 to 127 now access registers in
page 1. When page-0 registers must be accessed again, the user writes the 8-bit sequence 0x00 to register 0,
the page control register, to change the active page back to page 0. After a recommended read of the page
control register, all further read/write operations to addresses 1 to 127 access page-0 registers again.

The TLV320AIC3104 supports the I

2

C control protocol using 7-bit addressing and is capable of both standard

and fast modes. For I

2

C fast mode, note that the minimum timing for each of t

HD-STA

, t

SU-STA

, and t

SU-STO

is 0.9

μs,

as seen in

. The TLV320AIC3104 responds to the I

2

C address of 001 1000. I

2

C is a two-wire, open-

drain interface supporting multiple devices and masters on a single bus. Devices on the I

2

C bus only drive the

bus lines LOW by connecting them to ground; they never drive the bus lines HIGH. Instead, the bus wires are
pulled HIGH by pullup resistors, so the bus wires are HIGH when no device is driving them LOW. This way, two
devices cannot conflict; if two devices drive the bus simultaneously, there is no driver contention.

Communication on the I

2

C bus always takes place between two devices, one acting as the master and the other

acting as the slave. Both masters and slaves can read and write, but slaves can only do so under the direction of
the master. Some I

2

C devices can act as masters or slaves, but the TLV320AIC3104 can only act as a slave

device.

An I

2

C bus consists of two lines, SDA and SCL. SDA carries data; SCL provides the clock. All data is transmitted

across the I

2

C bus in groups of eight bits. To send a bit on the I

2

C bus, the SDA line is driven to the appropriate

level while SCL is LOW (a LOW on SDA indicates the bit is zero; a HIGH indicates the bit is one). Once the SDA
line has settled, the SCL line is brought HIGH, then LOW. This pulse on SCL clocks the SDA bit into the receiver
shift register.

The I

2

C bus is bidirectional: the SDA line is used both for transmitting and receiving data. When a master reads

from a slave, the slave drives the data line; when a master sends to a slave, the master drives the data line.
Under normal circumstances the master drives the clock line.

Copyright © 2007–2010, Texas Instruments Incorporated

19

Product Folder Links: