Texas Instruments CC2650DK ユーザーズマニュアル

The MCU IOC can map a number of peripheral modules such as GPIO, SSI (SPI), UART, I2C, and I2S to
any of the available I/Os. The peripherals AUX and JTAG are limited to specific I/O pins. Each type of
peripheral signal has a unique PORTID which can be assigned selected I/O pins (referenced as DIOs).
lists of all the available PORTIDs.

To map a peripheral function to DIOn, where n can range from 0 to a maximum of 31, the PORTID and
pin configuration must be set in the corresponding [IOC:IOCFGn] register. To select what kind of function
the pin should be routed, choose the PORTID number for the desired peripheral function and write the
PORTID number to the [IOC:IOCFGn:PORTID] register bit-field.

The function can be set by using the following driver library function:

IOCPortConfigureSet(DIOn, PORTID, PIN-CONFIG);

See

to see what kind of configurations can be set in PIN-CONFIG.

There are up to 16 signals (AUXIO0 to AUXIO15) in the sensor controller domain (AUX). These signals
can be routed to specific pins given in

. AUXIO0 to AUXIO7 have analog capability, but can

also be used as digital I/Os, while AUXIO8 to AUXIO15 are digital only. The signals routed from the
sensor controller domain (AUX) are configured differently than GPIO and other peripheral functions. This
section does not cover the use of all the capabilities of the sensor controller (see

, Sensor

Controller chapter, for more details).

In this example, AUXIO1 is mapped to DIO29 on the 7×7 package type and set up as a digital input. The
pin number and DIO number will differ for different package types. The module must be powered, and the
clock to the specific module within the AUX domain must be enabled (AIODIO1 for AUXIO0 to AUXIO7).

1. Set the PORTID bit field in the [IOC:IOCFG29] register to 0x08 (AUX_I/O) to route AUXIO1 to DIO29.

2. The I/O signals in the AUX domain have their own open-source or open-drain configuration, which

must be set in the [AUX_AIODIO:IOMODE] register in the AUX domain. Set
[AUX_AIODIO:IOMODE.IO1] to 0x01 to enable AUXIO1 as a digital input.

3. Enable the digital input buffer for AUXIO1 by setting the IO7_0 bit field to 0x02 in the

[AUX_AIODIO0:GPIODIE] register.

4. The AUX latch is set to static configuration by default (values from AUXIOs are latched). Release the

latch and set in transparent mode by writing 0x01 to the [AUX_WUC:AUXIOLATCH] register.

There are four logic RF-Core internal output signals called RF Core Data Out n, where n goes from 0 to
3.These signals can be mapped to DIOs. By default, RF Core Data Out is set to go high when the LNA
should be enabled, and RF Core Data Out 1 is set high when the PA should be enabled.

describes the signals. The signals can be mapped to any DIO by setting the relevant PORTID in the
designated [IOCFGx] register.

RFC_GPO0

0x2F

RF Core Data Out 0

LNA enable

RFC_GPO1

0x30

RF Core Data Out 1

PA enable

RFC_GPO2

0x31

RF Core Data Out 2

TX start

RFC_GPO3

0x32

RF Core Data Out 3

Synth calibration running

869

SWCU117A – February 2015 – Revised March 2015

Copyright © 2015, Texas Instruments Incorporated