Microchip Technology MA240029 データシート

ページ / 406
PIC24FJ128GA310 FAMILY
DS39996F-page 216
 2010-2011 Microchip Technology Inc.
REGISTER 15-1:
OCxCON1: OUTPUT COMPARE x CONTROL REGISTER 1
U-0
U-0
R/W-0
R/W-0
R/W-0
R/W-0
R/W-0
R/W-0
OCSIDL
OCTSEL2
OCTSEL1
OCTSEL0
ENFLT2
)
ENFLT1
bit 15
bit 8
R/W-0
R/W-0, HSC R/W-0, HSC R/W-0, HSC
R/W-0
R/W-0
R/W-0
R/W-0
ENFLT0
(
)
OCFLT2
(
,
OCFLT1
)
OCFLT0
)
TRIGMODE
OCM2
OCM1
OCM0
(
)
bit 7
bit 0
Legend:
HSC = Hardware Settable/Clearable bit
R = Readable bit
W = Writable bit
U = Unimplemented bit, read as ‘0’
-n = Value at POR
‘1’ = Bit is set
‘0’ = Bit is cleared
x = Bit is unknown
bit 15-14
Unimplemented:
 Read as ‘0’
bit 13
OCSIDL:
 Stop Output Compare x in Idle Mode Control bit 
1
 = Output Compare x Halts in CPU Idle mode
0
 = Output Compare x continues to operate in CPU Idle mode
bit 12-10
OCTSEL<2:0>:
 Output Compare x Timer Select bits
111
 = Peripheral clock (F
CY
)
110
 = Reserved
101
 = Reserved
100
 = Timer1 clock (only synchronous clock is supported)
011
 = Timer5 clock
010
 = Timer4 clock
001
 = Timer3 clock
000
 = Timer2 clock
bit 9
ENFLT2:
 Fault Input 2 Enable bit
1
 = Fault 2 (Comparator 1/2/3 out) is enabled
(
)
0
 = Fault 2 is disabled
bit 8
ENFLT1:
 Fault Input 1 Enable bit
1
 = Fault 1 (OCFB pin) is enabled
(
)
0
 = Fault 1 is disabled
bit 7
ENFLT0:
 Fault Input 0 Enable bit
1
 = Fault 0 (OCFA pin) is enabled
(
)
0
 = Fault 0 is disabled
bit 6
OCFLT2:
 PWM Fault 2 (Comparator 1/2/3)
 
Condition Status bit
(
1
 = PWM Fault 2 has occurred
0
 = No PWM Fault 2 has occurred
bit 5
OCFLT1:
 PWM Fault 1 (OCFB pin) Condition Status bit
(
1
 = PWM Fault 1 has occurred
0
 = No PWM Fault 1 has occurred
Note 1:
The OCx output must also be configured to an available RPn pin. For more information, see 
2:
The Fault input enable and Fault status bits are valid when OCM<2:0> = 111 or 110.
3:
The Comparator 1 output controls the OC1-OC3 channels; Comparator 2 output controls the OC4-OC6 
channels; Comparator 3 output controls the OC7-OC9 channels.
4:
The OCFA/OCFB Fault input must also be configured to an available RPn/RPIn pin. For more information, 
see