Analog Devices AD1836A Evaluation Board AD1836AZ-DBRD AD1836AZ-DBRD データシート

 

Rev. A | Page 9 of 24 

 
Table 10. Pin Function Descriptions—52-Lead MQFP 

1 

I 

DVDD 

Digital Power Supply. Connect to digital 5 V supply. 

2 

I 

CDATA 

Serial Control Input. 

3 

I 

PD/RST 

Power-Down Reset (Active Low). 

4 

O 

OUTLP3 

DAC 3 Left Positive Output. 

5 

O 

OUTLN3 

DAC 3 Left Negative Output. 

6 

O 

OUTLP2 

DAC 2 Left Positive Output. 

7 

O 

OUTLN2 

DAC 2 Left Negative Output. 

8 

O 

OUTLP1 

DAC 1 Left Positive Output. 

9 

O 

OUTLN1 

DAC 1 Left Negative Output. 

10 

I 

AVDD 

Analog Power Supply. Connect to analog 5 V. 

11 

I 

AGND 

Analog Ground. 

12 

I 

FILTD 

Filter Capacitor Connection. Bypass with 10 µF||100 nF to AGND. 

13 

I 

FILTR 

Voltage Reference Filter Capacitor Connection. Bypass with 10 µF||100 nF to AGND. 

14 

I 

AGND 

Analog Ground. 

15 

I 

AVDD 

Analog Power Supply. Connect to analog 5 V supply. 

16 

I 

ADC1INLP 

ADC1 Left Positive Input. 

17 

I 

ADC1INLN 

ADC1 Left Negative Input. 

18 

I 

ADC1INRP 

ADC1 Right Positive Input. 

19 

I 

ADC1INRN 

ADC1 Right Negative Input. 

20 

I 

ADC2INLP/CAPL2 

ADC2 Left Positive Input (Direct Mode)/ADC2 Left Decoupling Cap (MUX/PGA and PGA Differential Mode). 

21 

I 

ADC2INLN/CAPL1  ADC2 Left Negative Input (Direct Mode)/ADC2 Left Decoupling Capacitor 

(MUX/PGA and PGA Differential Mode). 

22 

I 

ADC2INL1 

ADC2 Left Input 1 (MUX/PGA Mode)/Left Positive Input (PGA Differential Mode). 

23 

I 

ADC2INL2 

ADC2 Left Input 2 (MUX/PGA Mode)/Left Negative Input (PGA Differential Mode). 

24 

I 

ADC2INR2 

ADC2 Right Input 2 (MUX/PGA Mode)/Right Negative Input (PGA Differential Mode). 

25 

I 

ADC2INR1 

ADC2 Right Input 1 (MUX/PGA Mode)/Right Positive Input (PGA Differential Mode). 

26 

I 

ADC2INRN/CAPR1  ADC2 Right Negative Input (Direct Mode)/ADC2 Right Decoupling Capacitor  

(MUX/PGA and PGA Differential Mode).