Atmel Xplained Evaluation Board AT32UC3A3-XPLD AT32UC3A3-XPLD データシート

製品コード
AT32UC3A3-XPLD
ページ / 1021
132
32072H–AVR32–10/2012
AT32UC3A3
The flash controller supports flash blocks with up to 2^21 word addresses, as displayed in 
. Reading the memory space between address pw and 2^21-1 returns an undefined result.
The User page is permanently mapped to word address 2^21. 
Figure 12-1. Memory map for the Flash memories
Figure 12-2.
12.4.5
High Speed Read Mode
The flash provides a High Speed Read Mode, offering slightly higher flash read speed at the
cost of higher power consumption. Two dedicated commands, High Speed Read Mode Enable
(HSEN) and High Speed Read Mode Disable (HSDIS) control the speed mode. When a High
Speed Read Mode command is detected, the FLASHC automatically inserts additional wait
states until it is ready for the next read in flash. After reset, the High Speed Mode is disabled,
and must be manually enabled if the user wants to.
Refer to the Electrical Characteristics chapter at the end of this datasheet for details on the max-
imum clock frequencies in Normal and High Speed Read Mode.
Table 12-1.
User page addresses
Memory type
Start address, byte sized
Size
Main array
0
pw words = 4pw bytes
User
2^23 = 8388608
128 words = 512 bytes
0
p w - 1
p w
2 ^ 2 1 + 1 2 8
Un
us
ed
Fl
ash dat
a ar
ra
y
U n u s e d
U s e r   p a g e
F la s h   w it h  
e x t r a   p a g e
2 ^ 2 1
A ll  a d d r e s s e s   a r e   w o r d   a d d r e s s e s