LSI 53C810A ユーザーズマニュアル

5-65

, and SODR full bits in the

register are cleared.

Setting this bit places the SCSI core into a test mode in
which the FIFO is easily written. While this bit is set,
writes to the

register

cause the entire word contained in this register to be
loaded into the FIFO. Writing the least significant byte of
the

register causes the

FIFO to load.

This register is used primarily for diagnostic testing,
programmed I/O operation, or error recovery. Data
received from the SCSI bus can be read from this
register. Data can be written to the

register and then read back into the

LSI53C810A by reading this register to allow loopback
testing. When receiving SCSI data, the data flows into
this register and out to the host FIFO. This register differs
from the

register;

contains latched data and the

always contains exactly

what is currently on the SCSI data bus. Reading this
register causes the SCSI parity bit to be checked, and
causes a parity error interrupt if the data is not valid. The
power-up values are indeterminate.

15

0

SIDL

x

x

x

x

x

x

x

x

x

x

x

x

x

x

x

x