Microchip Technology MCU PIC10F322T-I/OT SOT-23-6 MCP PIC10F322T-I/OT 데이터 시트

DS41585A-page 54

 2011 Microchip Technology Inc.

The WDT derives its time base from the 31 kHz
LFINTOSC internal oscillator. Time intervals in this
chapter are based on a nominal interval of 1ms. See

 for the

LFINTOSC tolerances.

The Watchdog Timer module has four operating modes
controlled by the WDTE<1:0> bits in Configuration
Word. See 

8.2.1

WDT IS ALWAYS ON

When the WDTE bits of Configuration Word are set to
‘11’, the WDT is always on. 
WDT protection is active during Sleep.

8.2.2

WDT IS OFF IN SLEEP

When the WDTE bits of Configuration Word are set to
‘10’, the WDT is on, except in Sleep.
WDT protection is not active during Sleep.

8.2.3

WDT CONTROLLED BY SOFTWARE

When the WDTE bits of Configuration Word are set to
‘01’, the WDT is controlled by the SWDTEN bit of the
WDTCON register.
WDT protection is unchanged by Sleep. See 

for more details.

The WDTPS bits of the WDTCON register set the time-
out period from 1 ms to 256 seconds (nominal). After a
Reset, the default time-out period is 2 seconds.

The WDT is cleared when any of the following condi-
tions occur:
• Any  Reset
• CLRWDT instruction is executed
• Device enters Sleep
• Device wakes up from Sleep
• Oscillator fail
• WDT is disabled
See 

 for more information.

When the device enters Sleep, the WDT is cleared. If
the WDT is enabled during Sleep, the WDT resumes
counting.
When the device exits Sleep, the WDT is cleared
again.
When a WDT time-out occurs while the device is in
Sleep, no Reset is generated. Instead, the device
wakes up and resumes operation. The TO and PD bits
in the STATUS register are changed to indicate the
event. See 

 and

 for more information.

11

X

X

Active

10

X

Awake

Active

Sleep

Disabled

01

1

X

Active

0

Disabled

00

X

X

Disabled

WDTE<1:0> = 00

Cleared

WDTE<1:0> = 01 and SWDTEN = 0
WDTE<1:0> = 10 and enter Sleep

CLRWDT

 Command

Exit Sleep
Change INTOSC divider (IRCF bits)

Unaffected