Texas Instruments TPS65810 Evaluation Module TPS65810EVM TPS65810EVM 데이터 시트

m

+

+

LSM1

OUTPUT

VOLTAGE

SETTING

RAMP PEAK-TO-PEAK VOLTAGE
PROPORTIONAL TO VIN_SM1

ERROR AMP WITH “TYPE-3
LIKE” COMPENSATION

m

m

SLVS658B – MARCH 2006 – REVISED FEBRUARY 2007

The integrated power MOSFETs current is monitored at all times and the power MOSFET is turned off if its
internal short circuit current limit is reached.

The SM1 and SM2 converters operate synchronized to each other when both are in PWM mode, with converter
SM1 as the master. I

2

C control register bits S1S2PHASE in register SM1_SET2 enables delaying the SM2 PWM

clock with respect to SM1 PWM clock, selecting a phase shift from 0 to 270 degrees. The out-of-phase operation
reduces the average current at the input node, enabling use of smaller input filter capacitors when both
converters are connected to the same input supply.

Using the I

2

C interface the SM1 and SM2 converters can have the automatic power saving PFM mode enabled.

When the PFM mode is set the switching frequency is reduced and the internal bias currents are decreased,
optimizing the converter efficiency under light load conditions.

In PFM mode, the output voltage is monitored by a voltage comparator, which regulates the output voltage to the
programmed value, V

O(SM1)

. If the output voltage is below V

O(SM1)

, the PFM control circuit turns on the power

stage, applying a burst of pulses to increase the output voltage. When the output voltage exceeds the target
regulation voltage, V

O(SM1)

, the power stage is disabled, and the output voltage drops until it is below the

regulation voltage target, when the power stage is enabled again.

62

Copyright © 2006–2007, Texas Instruments Incorporated

Product Folder Link(s):