Texas Instruments THS3201 Evaluation Module THS3201EVM THS3201EVM 데이터 시트

.............................................................................................................................................................

SLOS416C – JUNE 2003 – REVISED JUNE 2009

with a low parasitic capacitance shunting the

external resistors, excessively high resistor values

can create significant time constants that can
degrade performance. Good axial metal-film or

Achieving optimum performance with high frequency

surface-mount

resistors

have

approximately

amplifier-like devices in the THS3201 requires careful

0.2 pF in shunt with the resistor. For resistor

attention to board layout parasitic and external

values >2.0 k

Ω this parasitic capacitance can add

component types.

a pole and/or a zero that can affect circuit
operation.

Keep

resistor

values

as

low

as

Recommendations that optimize performance include:

possible,

consistent

with

load

driving

•

Minimize parasitic capacitance to any power or

considerations.

ground plane for the negative input and output

•

Connections to other wideband devices on the

pins by voiding the area directly below these pins

board may be made with short direct traces or

and connecting traces and the feedback path.

through onboard transmission lines. For short

Parasitic capacitance on the output and negative

connections, consider the trace and the input to

input

pins

can

cause

instability.

To

reduce

the next device as a lumped capacitive load.

unwanted capacitance, a window around the

Relatively wide traces (50 mils to 100 mils) should

signal I/O pins should be opened in all of the

be used, preferably with ground and power planes

ground and power planes around those pins and

opened up around them. Estimate the total

the feedback path. Otherwise, ground and power

capacitive load and determine if isolation resistors

planes should be unbroken elsewhere on the

on the outputs are necessary. Low parasitic

board.

capacitive loads (< 4 pF) may not need an R

S

•

Minimize

the

distance

(<0.25")

from

the

since the THS3201 is nominally compensated to

power-supply pins to high frequency 0.1-

µ

F and

operate with a 2-pF parasitic load. Higher parasitic

100 pF decoupling capacitors. At the device pins,

capacitive loads without an R

S

are allowed as the

the ground and power-plane layout should not be

signal gain increases (increasing the unloaded

in close proximity to the signal I/O pins. Avoid

phase margin). If a long trace is required, and the

narrow power and ground traces to minimize

6-dB signal loss intrinsic to a doubly-terminated

inductance between the pins and the decoupling

transmission line is acceptable, implement a

capacitors. The power-supply connections should

matched

impedance

transmission

line

using

always

be

decoupled

with

these

capacitors.

microstrip or stripline techniques (consult an ECL

Larger (6.8

µ

F or more) tantalum decoupling

design handbook for microstrip and stripline layout

capacitors, effective at lower frequency, should

techniques).

also be used on the main supply pins. These may

•

A 50-

Ω environment is not necessary onboard,

be placed somewhat farther from the device and

and in fact, a higher impedance environment

may be shared among several devices in the

improves distortion as shown in the distortion

same area of the printed circuit board (PCB). The

versus load plots. With a characteristic board

primary goal is to minimize the impedance seen in

trace impedance based on board material and

the differential-current return paths. For driving

trace dimensions, a matching series resistor into

differential loads with the THS3201, adding a

the trace from the output of the THS3201 is used

capacitor

between

the

power-supply

pins

as well as a terminating shunt resistor at the input

improves

2nd

order

harmonic

distortion

of the destination device.

performance. This also minimizes the current loop
formed by the differential drive.

Remember also that the terminating impedance is
the parallel combination of the shunt resistor and

•

Careful

selection

and

placement

of

external

the input impedance of the destination device: this

components

preserve

the

high-frequency

total effective impedance should be set to match

performance of the THS3201. Resistors should be

the trace impedance. If the 6-dB attenuation of a

a

very

low

reactance

type.

Surface-mount

doubly-terminated

transmission

line

is

resistors work best and allow a tighter overall

un-acceptable,

a

long

trace

can

be

layout. Again, keep their leads and PCB trace

series-terminated at the source end only. Treat

length as short as possible. Never use wirebound

the trace as a capacitive load in this case. This

type resistors in a high frequency application.

does not preserve signal integrity as well as a

Since the output pin and inverting input pins are

doubly-terminated line. If the input impedance of

the most sensitive to parasitic capacitance, always

the destination device is low, there is some signal

position the feedback and series output resistors,

attenuation due to the voltage divider formed by

if any, as close as possible to the inverting input

the series output into the terminating impedance.

pins and output pins. Other network components,
such as input termination resistors, should be

space

placed close to the gain-setting resistors. Even

space

Copyright © 2003–2009, Texas Instruments Incorporated

19

Product Folder Link(s):