Texas Instruments THS770006 Evaluation Module THS770006EVM THS770006EVM 데이터 시트

SBOS520B

–

JULY 2010

–

REVISED JANUARY 2012

is the THS770006RGE EVM schematic, and

through

show the layout details of the

EVM PCB.

is the bill of materials for the EVM as supplied from TI. It is recommended to follow the layout

of the external components as close as possible to the amplifier, ground plane construction, and power routing.
General layout guidelines are:

1. Place a 2.2

µ

F to 10

µ

F capacitor on each supply pin within 2 inches from the device. It can be shared among

other op amps.

2. Place a 0.01

µ

F to 0.1

µ

F capacitor on each supply pin to ground as close as possible to the device.

Placement within 1mm of the device supply pins ensures best performance.

3. Keep input and output traces as short as possible to minimize parasitic capacitance and inductance. Doing

so reduces unwanted characteristics such as reduced bandwidth and peaking in the frequency response,
overshoot, and ringing in the pulse response, and results in a more stable design.

4. To reduce parasitic capacitance, ground plane and power-supply planes should be removed from device

input pins and output pins.

5. The V

OCM

pin must be biased to a voltage between 2.25V to 2.75V for proper operation. Place a 0.1

µ

F to

0.22

µ

F capacitor to ground as close as possible to the device to prevent noise coupling into the

common-mode.

6. For best performance, drive circuits and loads should be balanced and biased to keep the input and output

common-mode voltage between 2.25V to 2.75V. AC-coupling is a simple way to achieve this performance.

7. The THS770006 is provided in a thermally enhanced PowerPAD

™

package. The package is constructed

using a downset leadframe on which the die is mounted. This arrangement results in low thermal resistance
to the thermal pad on the underside of the package. Excellent thermal performance can be achieved by
following the guidelines in TI application reports

and

. For proper operation, the thermal pad on the bottom of the device must

be tied to the same voltage potential as the GND pin on the device.

28

Copyright

©

2010

–

2012, Texas Instruments Incorporated

Product Folder Link(s):