Texas Instruments 180 to 100 Pin DIMM Adapter TMDSADAP180TO100 TMDSADAP180TO100 데이터 시트

SPRS825C – OCTOBER 2012 – REVISED FEBRUARY 2014

In Deep Sleep Mode, the Cortex-M3 processor and memory are prevented from clocking and thus the
code is no longer executing. The Main PLL, USB PLL, ASYSCLK to the Analog Subsystem, and input
clock to the C28x CPU and Shared Resources are turned off. The gating for the peripheral clocks may
change based on the ACG bit of the RCC register. When ACG = 0, the peripheral clock gating is used as
defined by the RCGS registers (same as in Run Mode); and when ASC = 1, the clock gating comes from
the DCGS register. RCGS and DCGS clock gating settings only apply to peripherals that are enabled in a
corresponding DC register.

Peripheral clock frequency for the enabled peripherals in Deep Sleep Mode is different from the Run
Mode. One of three sources for the Deep Sleep clocks (32KHZCLK, 10MHZCLK, or OSCLK) is selected
with the DSOSCSRC bits of the DSLPCLKCFG register. This clock is divided-down according to
DSDIVOVRIDE bits of the DSLPCLKCFG register. The output of this Deep Sleep Divider is further
divided-down per the M3SSDIVSEL bits of the D3SSDIVSEL register to become the Deep Sleep Clock. If
32KHXCLK or 10MHZCLK is selected in Deep Sleep mode, the internal oscillator circuit (that generates
OSCCLK) is turned off.

The Cortex-M3 processor should enter the Deep Sleep mode only after first confirming that the C28x is
already in the STANDBY mode. Typically, just before entering the STANDBY mode, the C28x will record
in the CLPMSTAT that it is about to do so. The Cortex-M3 processor can read the CLPMSTAT register to
check if the C28x is in STANDBY mode, and only then should the Cortex-M3 processor go into Deep
Sleep. The reason for the Cortex-M3 processor to confirm that the C28x is in STANDBY mode before the
Cortex-M3 processor enters the Deep Sleep mode is that the Deep Sleep mode shuts down the clock to
C28x and its peripherals, and if this clock shutdown is not expected by the C28x, unintended
consequences could result for some of the C28x control peripherals.

Deep Sleep Mode is terminated by any properly configured interrupt event. Exiting from the Deep Sleep
Mode depends on the SLEEPEXIT bit of the SYSCTRL register. When the SLEEPEXIT bit is 1, the
processor will temporarily wake up only for the duration of the ISR of the interrupt causing the wake-up.
After that, the processor goes back to Deep Sleep Mode. When the SLEEPEXIT bit is 0, the processor
wakes up permanently (for the ISR and thereafter).

Copyright © 2012–2014, Texas Instruments Incorporated

59

Product Folder Links: