Texas Instruments THS7347EVM Evaluation Module THS7347EVM THS7347EVM 데이터 시트

SLOS531B

–

MAY 2007

–

REVISED OCTOBER 2011

During a write cycle, the transmitting device must not drive the SDA signal line during the acknowledge cycle, so
that the receiving device may drive the SDA signal low. After each byte transfer following the address byte, the
receiving device pulls the SDA line low for one SCL clock cycle. A stop condition is initiated by the transmitting
device after the last byte is transferred.

and

show an example of a write cycle. Note that the

THS7347 does not allow multiple write transfers to occur. See the example, Writing to the THS7347, in

for more information.

During a read cycle, the slave receiver acknowledges the initial address byte if it decodes the address as its
address. Following this initial acknowledge by the slave, the master device becomes a receiver and
acknowledges data bytes sent by the slave. When the master has received all of the requested data bytes from
the slave, the not acknowledge (A) condition is initiated by the master by keeping the SDA signal high just before
it asserts the stop (P) condition. This sequence terminates a read cycle, as shown in

and

.

Note that the THS7347 does not allow multiple read transfers to occur. See the example, Reading from the
THS7347, in

for more information.

18

Copyright

©

2007

–

2011, Texas Instruments Incorporated