Texas Instruments MSP430F677xIPEU & MSP430F677x1IPEU 128-Pin target board MSP-TS430PEU128 MSP-TS430PEU128 데이터 시트

SLAS768D – SEPTEMBER 2012 – REVISED DECEMBER 2013

Comparator_B

Comparator_B Interrupt Flags (CBIV)

(1)

Maskable

0FFCAh

37

AES

AESRDYIFG

Maskable

0FFC8h

36

0FFC6h

35

Reserved

Reserved

(5)

⋮

⋮

0FF80h

0, lowest

(5)

Reserved interrupt vectors at addresses are not used in this device and can be used for regular program code if necessary. To maintain
compatibility with other devices, it is recommended to reserve these locations.

The MSP430 SFRs are located in the lowest address space and can be accessed via word or byte formats.

Bit can be read and written.

Bit can be read and written. It is reset or set by PUC.

Bit can be read and written. It is reset or set by POR.

Bit can be read and written. It is reset or set by BOR.

–

SFR bit is not present in device.

15

14

13

12

11

10

9

8

–

–

–

–

–

–

–

rw-0

7

6

5

4

3

2

1

0

–

rw-0

rw-0

rw-0

rw-0

rw-0

rw-0

rw-0

Watchdog timer interrupt enable. Inactive if watchdog mode is selected. Active if watchdog timer is configured as a
general-purpose timer.

Oscillator fault interrupt enable

Vacant memory access interrupt enable

Nonmaskable interrupt enable

Flash access violation interrupt enable

JTAG mailbox input interrupt enable

JTAG mailbox output interrupt enable

Supply switched non-maskable interrupt enable

15

14

13

12

11

10

9

8

–

–

–

–

–

–

–

–

7

6

5

4

3

2

1

0

–

–

rw-[0]

rw-[0]

rw-0

rw-0

rw-0

rw-0

Set on watchdog timer overflow (in watchdog mode) or security key violation
Reset on V

CC

power-on or a reset condition at the RST/NMI pin in reset mode

Flag set on oscillator fault

Set on vacant memory access

Set via RST/NMI pin

Set on JTAG mailbox input message

Set on JTAG mailbox output register ready for next message

Copyright © 2012–2013, Texas Instruments Incorporated

29