Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X 데이터 시트

Description

Reset

Type

Name

Bit/Field

One-shot/Periodic Interrupt Disable

Description

Value

Time-out interrupt functions as normal.

0

Time-out interrupt are disabled.

1

0

RW

TACINTD

12

GPTM Timer A PWM Legacy Operation

Description

Value

Legacy operation with CCP pin driven Low when the
GPTMTAILR is reloaded after the timer reaches 0.

0

CCP is driven High when the GPTMTAILR is reloaded after the
timer reaches 0.

1

This bit is only valid in PWM mode.

0

RW

TAPLO

11

GPTM Timer A Match Register Update

Description

Value

Update the GPTMTAMATCHR register and the GPTMTAPR
register, if used, on the next cycle.

0

Update the GPTMTAMATCHR register and the GPTMTAPR
register, if used, on the next timeout.

1

If the timer is disabled (

TAEN

is clear) when this bit is set,

GPTMTAMATCHR and GPTMTAPR are updated when the timer is
enabled. If the timer is stalled (

TASTALL

is set), GPTMTAMATCHR and

GPTMTAPR are updated according to the configuration of this bit.

0

RW

TAMRSU

10

GPTM Timer A PWM Interrupt Enable

This bit enables interrupts in PWM mode on rising, falling, or both edges
of the CCP output, as defined by the

TAEVENT

field in the GPTMCTL

register.

In addition, when this bit is set and a capture event occurs, Timer A
automatically generates triggers to the ADC and DMA if the trigger
capability is enabled by setting the

TAOTE

bit in the GPTMCTL register

and the

CAEDMAEN

bit in the GPTMDMAEV register, respectively.

Description

Value

Capture event interrupt is disabled.

0

Capture event interrupt is enabled.

1

This bit is only valid in PWM mode.

0

RW

TAPWMIE

9