Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X 데이터 시트

This register controls the amount of hardware averaging applied to conversion results. The final
conversion result stored in the FIFO is averaged from 2

AVG

consecutive ADC samples at the specified

ADC speed. If AVG is 0, the sample is passed directly through without any averaging. If AVG=6,
then 64 consecutive ADC samples are averaged to generate one result in the sequencer FIFO. An
AVG=7 provides unpredictable results.

ADC Sample Averaging Control (ADCSAC)

ADC0 base: 0x4003.8000
ADC1 base: 0x4003.9000
Offset 0x030
Type RW, reset 0x0000.0000

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

reserved

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

Type

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

Reset

0

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

AVG

reserved

RW

RW

RW

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

Type

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

Reset

Description

Reset

Type

Name

Bit/Field

Software should not rely on the value of a reserved bit. To provide
compatibility with future products, the value of a reserved bit should be
preserved across a read-modify-write operation.

0x0000.000

RO

reserved

31:3

Hardware Averaging Control

Specifies the amount of hardware averaging that will be applied to ADC
samples. The

AVG

field can be any value between 0 and 6. Entering a

value of 7 creates unpredictable results.

Description

Value

No hardware oversampling

0x0

2x hardware oversampling

0x1

4x hardware oversampling

0x2

8x hardware oversampling

0x3

16x hardware oversampling

0x4

32x hardware oversampling

0x5

64x hardware oversampling

0x6

reserved

0x7

0x0

RW

AVG

2:0