Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X 데이터 시트

Description

Reset

Type

Name

Bit/Field

UART Receive Time-Out Raw Interrupt Status

Description

Value

No interrupt

0

A receive time out has occurred.

1

This bit is cleared by writing a 1 to the

RTIC

bit in the UARTICR register.

0

RO

RTRIS

6

UART Transmit Raw Interrupt Status

Description

Value

No interrupt

0

If the

EOT

bit in the UARTCTL register is clear, the transmit

FIFO level has passed through the condition defined in the
UARTIFLS register.

If the

EOT

bit is set, the last bit of all transmitted data and flags

has left the serializer.

1

This bit is cleared by writing a 1 to the

TXIC

bit in the UARTICR register

or by writing data to the transmit FIFO until it becomes greater than the
trigger level, if the FIFO is enabled, or by writing a single byte if the FIFO
is disabled.

0

RO

TXRIS

5

UART Receive Raw Interrupt Status

Description

Value

No interrupt

0

The receive FIFO level has passed through the condition defined
in the UARTIFLS register.

1

This bit is cleared by writing a 1 to the

RXIC

bit in the UARTICR register

or by reading data from the receive FIFO until it becomes less than the
trigger level, if the FIFO is enabled, or by reading a single byte if the
FIFO is disabled.

0

RO

RXRIS

4

UART Data Set Ready Modem Raw Interrupt Status

Description

Value

No interrupt

0

Data Set Ready used for software flow control.

1

This bit is cleared by writing a 1 to the

DSRIC

bit in the UARTICR

register.

0

RO

DSRRIS

3

UART Data Carrier Detect Modem Raw Interrupt Status

Description

Value

No interrupt

0

Data Carrier Detect used for software flow control.

1

This bit is cleared by writing a 1 to the

DCDIC

bit in the UARTICR

register.

0

RO

DCDRIS

2