Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X 데이터 시트

The 1-Wire Masked Interrupt Status (ONEWIREMIS) register indicates when an unmasked interrupt
has occurred.

1-Wire Masked Interrupt Status (ONEWIREMIS)

Base 0x400B.6000
Offset 0x108
Type RO, reset 0x0000.0000

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

reserved

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

Type

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

Reset

0

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

RST

OPC

NOATR

STUCK

DMA

reserved

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

Type

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

Reset

Description

Reset

Type

Name

Bit/Field

Software should not rely on the value of a reserved bit. To provide
compatibility with future products, the value of a reserved bit should be
preserved across a read-modify-write operation.

0x000

RO

reserved

31:5

DMA Done Masked Interrupt Status

Description

Value

No interrupt

0

A DMA transfer is complete and an unmasked interrupt is
pending.

1

0

RO

DMA

4

Stuck Status Masked Interrupt Status

When unmasked, this interrupt indicates a line-hold-low error is detected.

Description

Value

No interrupt

0

An unmasked Stuck status (line-hold-error) interrupt is detected
and pending.

1

0

RO

STUCK

3

No Answer-to-Reset Masked Interrupt Status

Description

Value

No interrupt

0

A No Answer-to-Reset unmasked interrupt is detected from the
last reset and pending.

1

0

RO

NOATR

2

Operation Complete Masked Interrupt Status

Description

Value

No Interrupt

0

An unmasked operation complete interrupt is pending.

1

0

RO

OPC

1