Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X 데이터 시트

제품 코드
DK-TM4C129X
다운로드
페이지 2182
24.3.12.1 Remote Wake-Up
The Remote Wake-Up register bank is made up of eight 32-bit registers. It is loaded by writing the
Ethernet MAC Remote Wake-Up Frame Filter (EMACRWUFF) register eight times. To load values
in the EMACRWUFF register, the entire register must be written. The first write is assigned to register
0 of the bank, then register 1 and so on. The Ethernet MAC Remote Wake-Up Frame Filter
(EMACRWUFF) 
register is read the same way. The current pointer value of the bank is updated in
the Remote Wake-Up FIFO Pointer (
RWKPTR
) field of the Ethernet MAC PMT Control and Status
(EMACPMTCTLSTAT) register.
Figure 24-14. Wake-Up Frame Filter Register Bank
Filter 0 Byte
Mask
Filter 1 Byte
Mask
Filter 2 Byte
Mask
Filter 3 Byte
Mask
RSVD
Filter 1
Command
Filter 0
Command
RSVD
RSVD
RSVD
Filter 3
Command
Filter 2
Command
Filter 3 Offset
Filter 2 Offset
Filter 1 Offset
Filter 0 Offset
Filter 1 CRC - 16
Filter 0 CRC - 16
Filter 2 CRC - 16
Filter 3 CRC - 16
Filter n Byte Mask
The Filter n Byte Mask registers of the Remote Wake-Up register define the bytes of the frame that
are examined by filter n (0, 1, 2, and 3) in order to determine whether or not a frame is a remote
wake-up frame. The most significant bit (bit 31) of each mask must be zero. Bits [30:0] are the Byte
Mask. If bit, j, of the Byte Mask is set, then the CRC block processes the Filter n Offset + j of the
incoming frame; otherwise Filter n Offset + j is ignored.
Filter n Command
The 4-bit Filter n Command field controls the Filter n operation in the following way:
■ Filter n Command Bit 3 specifies the address type of the pattern. When the bit is set, the pattern
applies to only multicast frames; when the bit is reset, the pattern applies only to unicast frame.
■ Filter n Command Bit 2 and Bit 1 are reserved.
■ Filter n Command Bit 0 is the enable for Filter n. If bit 0 is not set, filter n is disabled.
Filter n Offset
The Filter n Offset register defines the offset (within the frame) from which the filter n examines the
frames. This 8-bit pattern offset is the offset for the filter n first byte to be examined. The minimum
December 13, 2013
1644
Texas Instruments-Advance Information
Ethernet Controller