Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X 데이터 시트

The MAC Target Time Seconds (EMACTARGSEC) register, along with the MAC Target Time
Nanoseconds (EMACTARGNANO) register, is used to schedule an interrupt event.

Ethernet MAC Target Time Nanoseconds (EMACTARGNANO)

Base 0x400E.C000
Offset 0x720
Type RW, reset 0x0000.0000

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

TTSLO

TRGTBUSY

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

Type

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

Reset

0

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

TTSLO

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

Type

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

Reset

Description

Reset

Type

Name

Bit/Field

Target Time Register Busy

This bit is set and cleared by the MAC.

Description

Value

The Ethernet MAC Target Time Seconds/Nanoseconds
(EMACTARGSEC/EMACTARGNANO) registers are not busy.

0

The Ethernet MAC Target Time Seconds/Nanoseconds
(EMACTARGSEC/EMACTARGNANO) registers are busy. This
bit is set when the

PPSCTRL

field in the EMACPPSCTRL register

is programmed to 0x2 or 0x3 and the MAC is instructed to
synchronize the EMACTARGSEC/EMACTARGNANO registers
to the PTP clock domain.

1

The EMACTARGSEC and EMACTARGNANO
registers must not be updated when this bit is read
as 1.

0x0

RW

TRGTBUSY

31

Target Timestamp Low Register

This register stores the time in (signed) nanoseconds. When the value
of the timestamp matches both EMACTARGx registers, the MAC starts
or stops the PPS signal output and generates an interrupt (if enabled)
based on the

TRGMODS0

field in the MAC PPS Control

(EMACPPSCTRL) register.

This value should not exceed 0x3B9A.C9FF when

DGTLBIN

is set in

the EMACTIMSTCTRL register. The actual start or stop time of the PPS
signal output may have an error margin up to one unit of sub-second
increment value.

0x0

RW

TTSLO

30:0