Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X 데이터 시트

The MAC Transmit Descriptor List Address (EMACTXDLADDR) register points to the start of
the transmit descriptor list. The descriptor lists reside in the host's physical memory space and must
be word-aligned.

This register can only be written when the DMA transmit has stopped (

ST

= 0 in the MAC DMA

Operation Mode (EMACDMAOPMODE) register). When the

ST

bit is set, the DMA takes the uses

the newly programmed descriptor base address.

If this register is not changed when the

ST

bit is set to 0, then the DMA uses the already existing

descriptor address.

Ethernet MAC Transmit Descriptor List Address (EMACTXDLADDR)

Base 0x400E.C000
Offset 0xC10
Type RW, reset 0x0000.0000

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

TXDLADDR

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

Type

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

Reset

0

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

reserved

TXDLADDR

RO

RO

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

Type

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

Reset

Description

Reset

Type

Name

Bit/Field

Start of Transmit List Base Address

This field contains the base address of the first descriptor in the transmit
descriptor list. The LSB bits (1:0) for 32-bit bus width are ignored and
are internally taken as all-zero by the DMA. Therefore, these LSB bits
are read-only (RO).

0x0

RW

TXDLADDR

31:2

Software should not rely on the value of a reserved bit. To provide
compatibility with future products, the value of a reserved bit should be
preserved across a read-modify-write operation.

0x0

RO

reserved

1:0