Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X 데이터 시트

This register describes the basic mode controls available to the EPHY. The reset state of the

ANEN

bit is controlled by the EMACPC register.

Ethernet PHY Basic Mode Control - MR0 (EPHYBMCR)

Base n/a
Address 0x000
Type RW, reset 0x3100

0

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

reserved

COLLTST

DUPLEXM

RESTARTAN

ISOLATE

PWRDWN

ANEN

SPEED

MIILOOPBK

MIIRESET

RO

RO

RO

RO

RO

RO

RO

RW

RW

RW

RW

RW

RW

RW

RW

RW

Type

0

0

0

0

0

0

0

0

1

0

0

0

1

1

0

0

Reset

Description

Reset

Type

Name

Bit/Field

MII Register reset

Writing a 1 to this bit resets the contents of the MII-related registers,
EPHYBMCR (0x000) EPHYANA (0x004) and EPHYANNPTR (0x007)
registers . When the reset operation is done, this bit is cleared to 0
automatically.

Description

Value

Normal operation.

0

Initiate MII Reset / Reset in Process.

1

0

RW

MIIRESET

15

MII Loopback

When MII loopback mode is activated, the transmitter data presented
on MII TXD is looped back to MII RXD internally.

Description

Value

Normal operation.

0

MII Loopback enabled.

1

0

RW

MIILOOPBK

14

Speed Select

When auto-negotiation is disabled writing to this bit allows the port speed
to be selected.

Description

Value

10Mbs

0

100Mbs

1

1

RW

SPEED

13

Auto-Negotiate Enable

Description

Value

Auto-Negotiation Disabled – the

SPEED

bit and the

DUPLEXM

bit determine the port speed and duplex mode.

0

Auto-Negotiation Enabled – the

SPEED

bit and the

DUPLEXM

bit

of this register are ignored when this bit is set.

1

1

RW

ANEN

12