Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X 데이터 시트

This register provides a summary of the interrupt status (raw) of the comparators. The bits in this
register must be enabled to generate interrupts using the ACINTEN register.

Analog Comparator Raw Interrupt Status (ACRIS)

Base 0x4003.C000
Offset 0x004
Type RO, reset 0x0000.0000

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

reserved

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

Type

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

Reset

0

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

IN0

IN1

IN2

reserved

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

Type

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

Reset

Description

Reset

Type

Name

Bit/Field

Software should not rely on the value of a reserved bit. To provide
compatibility with future products, the value of a reserved bit should be
preserved across a read-modify-write operation.

0x0000.000

RO

reserved

31:3

Comparator 2 Interrupt Status

Description

Value

An interrupt has not occurred.

0

Comparator 2 has generated an interrupt for an event as
configured by the

ISEN

bit in the ACCTL2 register.

1

This bit is cleared by writing a 1 to the

IN2

bit in the ACMIS register.

0

RO

IN2

2

Comparator 1 Interrupt Status

Description

Value

An interrupt has not occurred.

0

Comparator 1 has generated an interruptfor an event as
configured by the

ISEN

bit in the ACCTL1 register.

1

This bit is cleared by writing a 1 to the

IN1

bit in the ACMIS register.

0

RO

IN1

1

Comparator 0 Interrupt Status

Description

Value

An interrupt has not occurred.

0

Comparator 0 has generated an interrupt for an event as
configured by the

ISEN

bit in the ACCTL0 register.

1

This bit is cleared by writing a 1 to the

IN0

bit in the ACMIS register.

0

RO

IN0

0