Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X 데이터 시트

This register provides power control to the peripheral memory array.

The LCD memory array does not support retention and can only be turned ON and OFF.
If the memory array is currently turned ON (

PWRCTL

= 0x3) and the power control to the

LCD is subsequently removed by clearing the

P0

bit of the PCLCD register, the event causes

the memory array to turn off and the

MEMSTAT

bit in the LCDPDS register to be 0x0 (array

OFF).

LCD Memory Power Control (LCDMPC)

Base 0x400F.E000
Offset 0x294
Type RW, reset 0x0000.0003

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

reserved

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

Type

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

Reset

0

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

PWRCTL

reserved

RW

RW

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

Type

1

1

0

0

0

0

0

0

0

0

0

0

0

0

0

0

Reset

Description

Reset

Type

Name

Bit/Field

Software should not rely on the value of a reserved bit. To provide
compatibility with future products, the value of a reserved bit should be
preserved across a read-modify-write operation.

0x0000.0000

RO

reserved

31:2

Memory Array Power Control

Allows multiple levels of power control in peripheral's SRAM memory
space

Description

Value

Array OFF

0x0

Reserved

0x1-0x2

Array On

0x3

0x3

RW

PWRCTL

1:0