Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X 데이터 시트

are accessed. In addition, the

CLK32EN

bit in the HIBCTL register must be set before accessing

any other Hibernation module register.

Except for the HIBIO and a portion of the HIBIC register, all other Hibernation module
registers are on the Hibernation module clock domain and have special timing requirements.
Software should make use of the

WRC

bit in the HIBCTL register to ensure that the required

timing gap has elapsed. If the

WRC

bit is clear, any attempted write access is ignored. See

“Register Access Timing” on page 565. The HIBIO register and bits

RSTWK

,

PADIOWK

and

WC

of the HIBIC register do not require waiting for write to complete. Because these registers

are clocked by the system clock, writes to these registers/bits are immediate.

Writing to registers other than the HIBCTL and HIBIM before the

CLK32EN

bit in the HIBCTL

register has been set may produce unexpected results.

Important: The Hibernation module registers are reset under two conditions:

Any type of system reset (if the

RTCEN

and the

PINWEN

bits in the HIBCTL register

are clear and the

TPEN

bit in the HIBTPCTL register is clear).

A cold POR occurs when both the V

DD

and V

BAT

supplies are removed.

Any other reset condition is ignored by the Hibernation module.

Note that the following registers are only accessed through privileged mode (see “System
Control” on page 230 for more details):

■ HIBTPCTL

■ HIBPTSTAT

■ HIBTPIO

■ HIBTPLOG

■ Upper eight words of memory (HIBDATA register 0x50 to 0x6F)

Hibernation RTC Counter

0x0000.0000

RO

HIBRTCC

0x000

Hibernation RTC Match 0

0xFFFF.FFFF

RW

HIBRTCM0

0x004

Hibernation RTC Load

0x0000.0000

WO

HIBRTCLD

0x00C

Hibernation Control

0x8000.2000

RW

HIBCTL

0x010

Hibernation Interrupt Mask

0x0000.0000

RW

HIBIM

0x014

Hibernation Raw Interrupt Status

0x0000.0000

RO

HIBRIS

0x018

Hibernation Masked Interrupt Status

0x0000.0000

RO

HIBMIS

0x01C

Hibernation Interrupt Clear

0x0000.0000

RW1C

HIBIC

0x020

Hibernation RTC Trim

0x0000.7FFF

RW

HIBRTCT

0x024

Hibernation RTC Sub Seconds

0x0000.0000

RW

HIBRTCSS

0x028