Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X 데이터 시트

제품 코드
DK-TM4C129X
다운로드
페이지 2182
Register 11: Hibernation IO Configuration (HIBIO), offset 0x02C
This register is used to lock and unlock the external wake pin levels and enable the external RST
pin and/or GPIO pins, Port K[7:4], as valid external WAKE sources.
Note:
This register is in the system clock domain and does not require monitoring the
WRC
bit of
the HIBCTL register before issuing a read or write of this register. Writes to this register are
immediate.
Note:
This register is in the core voltage domain and will not retain values over a hibernate cycle
Hibernation IO Configuration (HIBIO)
Base 0x400F.C000
Offset 0x02C
Type RW, reset 0x8000.0000
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
reserved
IOWRC
RO
RO
RO
RO
RO
RO
RO
RO
RO
RO
RO
RO
RO
RO
RO
RO
Type
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
Reset
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
WUUNLK
reserved
WURSTEN
reserved
RW
RO
RO
RO
RW
RO
RO
RO
RO
RO
RO
RO
RO
RO
RO
RO
Type
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
Reset
Description
Reset
Type
Name
Bit/Field
I/O Write Complete
Indicates whether or not the configuration that was programmed by the
WURSTEN
bit or GPIOWAKEPEN and GPIOWAKELVL registers have
propagated through the pad ring.
Description
Value
The changes programmed in the external pad I/O wake source
registers have not propagated through the pad I/O.
0
The changes programmed in the external pad I/O wake source
registers have propagated through the pad I/O.
1
0x1
RO
IOWRC
31
Software should not rely on the value of a reserved bit. To provide
compatibility with future products, the value of a reserved bit should be
preserved across a read-modify-write operation.
0x0000.000
RO
reserved
30:5
Reset Wake Source Enable
This register bit programming takes affect after
WUUNLK
has been set.
Description
Value
The
RST
signal is not enabled as a wake source.
0
The
RST
signal is enabled as a wake source.
1
0
RW
WURSTEN
4
Software should not rely on the value of a reserved bit. To provide
compatibility with future products, the value of a reserved bit should be
preserved across a read-modify-write operation.
0x0
RO
reserved
3:1
December 13, 2013
602
Texas Instruments-Advance Information
Hibernation Module