Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X 데이터 시트

Tamper pins enabled in the Hibernate Tamper IO Control and Status (HIBTPIO) register
override the

AFSEL

configuration.

The GPIOAFSEL register is the mode control select register. If a bit is clear, the pin is used as a
GPIO and is controlled by the GPIO registers. Setting a bit in this register configures the
corresponding GPIO line to be controlled by an associated peripheral. Several possible peripheral
functions are multiplexed on each GPIO. The GPIO Port Control (GPIOPCTL) register is used to
select one of the possible functions. Table 31-5 on page 2087 details which functions are muxed on
each GPIO pin. The reset value for this register is 0x0000.0000 for GPIO ports that are not listed
in the table below.

Important: All GPIO pins are configured as GPIOs and tri-stated by default (GPIOAFSEL=0,

GPIODEN=0, GPIOPDR=0, GPIOPUR=0, and GPIOPCTL=0), with the exception of
the pins shown in the table below. A Power-On-Reset (

POR

) puts the pins back to their

default state.

0x1

1

0

1

1

JTAG/SWD

PC[3:0]

The GPIO commit control registers provide a layer of protection against accidental
programming of critical hardware signals including the GPIO pins that can function as
JTAG/SWD signals and the

NMI

signal. The commit control process must be followed

for these pins, even if they are programmed as alternate functions other than JTAG/SWD
or NMI; see “Commit Control” on page 783.

If the device fails initialization during reset, the hardware toggles the

TDO

output

as an indication of failure. Thus, during board layout, designers should not
designate the

TDO

pin as a GPIO in sensitive applications where the possibility

of toggling could affect the design.

The GPIO commit control registers provide a layer of protection against accidental programming of
critical hardware peripherals. Protection is provided for the GPIO pins that can be used as the four
JTAG/SWD pins and the

NMI

pin (see “Signal Tables” on page 2034 for pin numbers). Writes to

protected bits of the GPIO Alternate Function Select (GPIOAFSEL) register (see page 801), GPIO
Pull Up Select (GPIOPUR) register (see page 807), GPIO Pull-Down Select (GPIOPDR) register
(see page 809), and GPIO Digital Enable (GPIODEN) register (see page 812) are not committed to
storage unless the GPIO Lock (GPIOLOCK) register (see page 814) has been unlocked and the
appropriate bits of the GPIO Commit (GPIOCR) register (see page 815) have been set.