Texas Instruments DM6467 Digital Video Evaluation Module TMDXEVM6467T TMDXEVM6467T 데이터 시트

SPRS605C – JULY 2009 – REVISED JUNE 2012

The EDMA controller handles all data transfers between memories and the device slave peripherals on
the DM6467T device. These data transfers include cache servicing, non-cacheable memory accesses,
user-programmed data transfers, and host accesses. These are summarized as follows:

•

Transfer to/from on-chip memories
–

ARM926 TCM

–

DSP L1D memory

–

DSP L2 memory

•

Transfer to/from external storage
–

DDR2 SDRAM

–

NAND flash

–

Asynchronous EMIF (EMIFA)

–

ATA

•

Transfer to/from peripherals/hosts
–

VLYNQ

–

HPI

–

McASP0/1

–

SPI

–

I2C

–

PWM0/1

–

UART0/1/2

–

PCI

The EDMA supports two addressing modes: constant addressing and increment addressing. On the
DM6467T, constant addressing mode is not supported by any peripheral or internal memory. For more
information on these two addressing modes, see the TMS320DM646x DMSoC Enhanced Direct Memory
Access (EDMA) Controller User’s Guide (literature number

The DM6467T device supports a programmable default burst size feature. The default burst size of each
EDMA3 Transfer Controller (TC) is configured via the EDMA Transfer Controller Default Burst Size
Configuration register (EDMATCCFG). For more detailed information on the EDMATCCFG register, see

, Peripheral Selection After Device Reset.

The EDMA supports up to 64 EDMA channels which service peripheral devices and external memory.

lists the source of EDMA synchronization events associated with each of the programmable

EDMA channels. For the DM6467T device, the association of an event to a channel is fixed; each of the
EDMA channels has one specific event associated with it. These specific events are captured in the
EDMA event registers (ER, ERH) even if the events are disabled by the EDMA event enable registers
(EER, EERH). For more detailed information on the EDMA module and how EDMA events are enabled,
captured, processed, linked, chained, and cleared, etc., see the TMS320DM646x DMSoC Enhanced
Direct Memory Access (EDMA) Controller User’s Guide (literature number

0-3

–

Reserved

(1)

In addition to the events shown in this table, each of the 64 channels can also be synchronized with
the transfer completion or alternate transfer completion events. For more detailed information on
EDMA event-transfer chaining, see the TMS320DM646x DMSoC Enhanced Direct Memory Access
(EDMA) Controller User's Guide (literature number

).

162

Copyright © 2009–2012, Texas Instruments Incorporated

Product Folder Link(s):